-
公开(公告)号：CN117972802A
公开(公告)日：2024-05-03
申请号：CN202410374346.1
申请日：2024-03-29
Applicant: 苏州元脑智能科技有限公司
IPC: G06F21/76 , G06F21/72 , G06N3/0464 , G06N3/098 , G06F21/60
Abstract: 本发明提供一种现场可编程门阵列芯片、聚合方法、装置、设备及介质，涉及数据安全技术领域，该芯片应用于服务器端，包括：安全代理电路，用于将联邦学习任务对应的初始模型参数和公钥信息发送至各个联邦学习参与用户端，并对联邦学习参与用户端上传的本地模型参数信息进行解密处理，得到目标模型参数；聚合控制模块，用于根据模型参数聚合并行通道，将目标模型参数中的各层模型参数进行并行聚合处理，得到模型聚合参数，模型参数聚合并行通道的数量是基于联邦学习任务所需的模型层数确定得到的；全局模型生成器，用于根据模型聚合参数，对全局模型进行更新，得到目标全局模型。本发明确保模型聚合过程安全的同时，还可以加速实现模型聚合。
-
公开(公告)号：CN118095168B
公开(公告)日：2024-08-09
申请号：CN202410458287.6
申请日：2024-04-16
Applicant: 苏州元脑智能科技有限公司
IPC: G06F30/34 , G06F30/343
Abstract: 本发明公开了一种逻辑分析仪、系统、方法及计算机可读存储介质，涉及数据处理领域，为解决调试过程中不能分析连续多次触发的信号状态，该逻辑分析仪包括寄存器模块，用于存储触发信号的触发参数；信号控制模块，用于确定触发信号对应的触发条件和目标时长，当检测到触发信号满足触发条件，延迟目标时长后将触发信号写入存储模块，并生成同步写使能信号；数据控制模块，用于在接收到同步写使能信号的当前时刻，将触发信号在观察时间段内的触发数据写入存储模块；存储模块，用于存储触发信号和触发数据，以便上位机基于触发信号和触发数据进行逻辑分析。本发明能够在调试过程中对连续一段时间多次触发的信号状态进行分析，灵活性高，兼容性强。
-
公开(公告)号：CN118095168A
公开(公告)日：2024-05-28
申请号：CN202410458287.6
申请日：2024-04-16
Applicant: 苏州元脑智能科技有限公司
IPC: G06F30/34 , G06F30/343
Abstract: 本发明公开了一种逻辑分析仪、系统、方法及计算机可读存储介质，涉及数据处理领域，为解决调试过程中不能分析连续多次触发的信号状态，该逻辑分析仪包括寄存器模块，用于存储触发信号的触发参数；信号控制模块，用于确定触发信号对应的触发条件和目标时长，当检测到触发信号满足触发条件，延迟目标时长后将触发信号写入存储模块，并生成同步写使能信号；数据控制模块，用于在接收到同步写使能信号的当前时刻，将触发信号在观察时间段内的触发数据写入存储模块；存储模块，用于存储触发信号和触发数据，以便上位机基于触发信号和触发数据进行逻辑分析。本发明能够在调试过程中对连续一段时间多次触发的信号状态进行分析，灵活性高，兼容性强。
-
公开(公告)号：CN117312233B
公开(公告)日：2024-02-23
申请号：CN202311599266.8
申请日：2023-11-28
Applicant: 苏州元脑智能科技有限公司
Abstract: 本申请公开了一种现场可编程逻辑门阵列芯片、及其构建方法及加速器设备，涉及计算机技术领域，该现场可编程逻辑门阵列芯片包括依次连接的应用程序逻辑模块层、动态平台组件层和静态平台组件层；静态平台组件层包括与加速器设备的特性相关且不存在更新需求的第一功能组件；第一功能组件从加速器设备的闪存或只读存储器芯片加载；动态平台组件层包括动态添加或更新的与加速器设备的特性相关的第二功能组件、动态添加的多个应用程序共享的第二处理模块；第二功能组件和第二处理模块从主机配置；应用程序逻辑模块层包括动态添加的与单一应用程序相关的第一处理模块；第一处理模块从主机配置。本申请提高了现场可编程逻辑门阵列芯片的灵活性。
-
Patent Agency Ranking
公开(公告)号：CN117076353B
公开(公告)日：2024-02-02
申请号：CN202311336477.2
申请日：2023-10-16
Applicant: 苏州元脑智能科技有限公司
Abstract: 本申请实施例提供了一种描述符的配置方法和描述符的配置装置。该方法包括：检测描述符控制寄存器是否处于空闲状态；在描述符控制寄存器未处于空闲状态的情况下，至少将第二地址信息配置至旁路描述符控制寄存器，使DMA控制器将第二地址信息对应的一组描述符存储至第一先入先出存储器。该方法解决了现有技术中描述符配置局限于描述符控制器处于空闲状态的问题,降低了描述符的配置时长，提高了DMA控制器读写数据的效率。
-
公开(公告)号：CN117972802B
公开(公告)日：2024-06-18
申请号：CN202410374346.1
申请日：2024-03-29
Applicant: 苏州元脑智能科技有限公司
IPC: G06F21/76 , G06F21/72 , G06N3/0464 , G06N3/098 , G06F21/60
Abstract: 本发明提供一种现场可编程门阵列芯片、聚合方法、装置、设备及介质，涉及数据安全技术领域，该芯片应用于服务器端，包括：安全代理电路，用于将联邦学习任务对应的初始模型参数和公钥信息发送至各个联邦学习参与用户端，并对联邦学习参与用户端上传的本地模型参数信息进行解密处理，得到目标模型参数；聚合控制模块，用于根据模型参数聚合并行通道，将目标模型参数中的各层模型参数进行并行聚合处理，得到模型聚合参数，模型参数聚合并行通道的数量是基于联邦学习任务所需的模型层数确定得到的；全局模型生成器，用于根据模型聚合参数，对全局模型进行更新，得到目标全局模型。本发明确保模型聚合过程安全的同时，还可以加速实现模型聚合。
-
公开(公告)号：CN117667793A
公开(公告)日：2024-03-08
申请号：CN202410129138.5
申请日：2024-01-30
Applicant: 苏州元脑智能科技有限公司
IPC: G06F13/28
Abstract: 本发明涉及数据传输控制技术领域，公开了一种多通道描述符管理系统、方法、设备、介质，该系统通过解析上位机发送的协议事务包，利用PCIe标签将描述符命令转换为第一事务包，并通过PCIe标签对上位机返回的CplD事务包进行解析，解析为PCIe标签与描述符，并将描述符发送至对应数据搬移器，将解析后PCIe标签返回至tag管理模块，以使返回后的PCIe标签继续用于确定第一事务包，从而避免下位机没有可用描述符或没有相应存储数据问题的产生，并且在这一过程中，通过优先级聚合模块将表示描述符获取的第一事务包与表示数据读取的第二事务包分开，以预设优先级通过PCIe硬核上传至上位机，实现了描述符的获取与数据读取过程的分离，保证了DMA执行的效率。
-
公开(公告)号：CN117422024A
公开(公告)日：2024-01-19
申请号：CN202311717821.2
申请日：2023-12-14
Applicant: 苏州元脑智能科技有限公司
IPC: G06F30/33 , G06F30/337
Abstract: 本发明涉及计算机技术领域，公开了一种数据位宽转换方法、装置、计算机设备及介质，该方法包括：获取第一指示信号的第一指示状态和第二指示信号的第二指示状态；根据第一指示状态控制写指针在环形缓存寄存器中进行寻址，获取第一地址信息；根据第二指示状态控制读指针在环形缓存寄存器中进行寻址，获取第二地址信息；根据第一指示状态、第二指示状态、第一地址信息，以及第二地址信息，确定数据位宽转换状态；对输入数据和/或输出数据执行与数据位宽转换状态对应的操作。该方式，基于FPGA内部状态机控制读写指针在环形缓存寄存器中进行寻址，相较于传统两级转换，设计更加简单、灵活，高效，可以实现输入数据和输出数据位宽灵活可配。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.026 seconds)
