-
公开(公告)号：CN112074906B
公开(公告)日：2024-06-28
申请号：CN201980027392.1
申请日：2019-03-22
Applicant: ARM有限公司
Inventor： 施德哈尔萨·达斯 , 格伦·阿诺德·罗森代尔
Abstract: 公开了用于操作存储器器件的方法、系统和装置。位单元可以基于第一存储器元件和第二存储器元件的互补阻抗状态来表示二进制值、符号、参数或条件。第一位线和第二位线可以耦合到所述第一存储器元件的端子和所述第二存储器元件的端子。电路可以响应于所述第一位线与所述第二位线的充电速率差来检测互补阻抗状态。
-
公开(公告)号：CN109716438B
公开(公告)日：2023-07-11
申请号：CN201780057718.6
申请日：2017-10-25
Applicant: ARM有限公司
Inventor： 格伦·阿诺德·罗森代尔
IPC: G11C13/00
Abstract: 本技术总体涉及用于非易失性存储器设备的操作的方法、系统和设备，由此在一个实施例中，通过藉由多个不同电阻性路径中的任何一个将相关电子开关(CES)设备耦合到特定节点，可以对该CES设备执行读操作或特定写操作。
-
公开(公告)号：CN114026573A
公开(公告)日：2022-02-08
申请号：CN202080046849.6
申请日：2020-03-17
Applicant: ARM有限公司
Inventor： 悉达多·达斯 , 马修·马蒂那 , 格伦·阿诺德·罗森代尔 , 费迪南德·加西亚·雷东多
Abstract: 本发明公开一种乘法累加方法和架构。该架构包括布置在平铺列中的非易失性存储器元件的多个网络。逻辑以数字方式调节该多个网络中的单独网络的等效电导以将每个单独网络的该等效电导映射到神经网络内的单个权重。该神经网络内的第一部分选集的权重被映射到这些列中的这些网络的这些等效电导中，以使得能够通过混合信号计算来计算乘法和累加运算。该逻辑更新这些映射以选择第二部分选集的权重来计算另外的乘法和累加运算，并且重复这些映射和这些计算运算，直到针对该神经网络的所有计算完成。
-
-
公开(公告)号：CN109844863A
公开(公告)日：2019-06-04
申请号：CN201780057536.9
申请日：2017-10-12
Applicant: ARM有限公司
Inventor： 施德哈尔萨·达斯 , 姆迪特·巴尔加瓦 , 格伦·阿诺德·罗森代尔
IPC: G11C13/00
Abstract: 公开了用于非易失性存储器设备的操作的方法、系统和设备。在一个实施例中，在一个实施例中，感测电路可以使得能够确定非易失性存储器元件的当前阻抗状态，同时避免非易失性存储器元件的状态的无意改变。
-
Patent Agency Ranking
公开(公告)号：CN114365078B
公开(公告)日：2025-02-18
申请号：CN202080061121.0
申请日：2020-08-27
Applicant: ARM有限公司
Inventor： 马修·马蒂那 , 施达塔·达斯 , 格伦·阿诺德·罗森代尔 , 费迪南德·加西亚·雷东多
Abstract: 提供了一种用于执行重构的乘法与累加运算的方法和设备。求和阵列包括以列布置的多个非易失性存储器元件。基于神经网络的权重而将该求和阵列中的每个非易失性存储器元件编程为高电阻状态或低电阻状态。该求和阵列被配置成至少部分地基于多个输入信号而生成每个列的经求和的信号。乘法阵列耦接到该求和阵列，并且包括多个非易失性存储器元件。基于该神经网络的权重而将该乘法阵列中的每个非易失性存储器元件编程为不同的电导水平。乘法阵列被配置成至少部分地基于来自求和阵列的经求和的信号而生成输出信号。
-
公开(公告)号：CN110612573B
公开(公告)日：2024-03-22
申请号：CN201880030333.5
申请日：2018-05-10
Applicant: ARM有限公司
Inventor： 姆迪特·巴尔加瓦 , 格伦·阿诺德·罗森代尔
Abstract: 本技术总体涉及用于操作相关电子开关(CES)器件的方法、系统和设备。在一个实施例中，通过控制施加到非易失性存储器器件的端子的电流和电压，能够在写入操作中将CES器件置于多个阻抗状态中的任一阻抗状态中。在一个实施方式中，CES器件可以被置于高阻抗或绝缘状态中或者两个或更多个可区分的低阻抗或导电状态中。
-
公开(公告)号：CN109658974B
公开(公告)日：2023-07-14
申请号：CN201811173066.5
申请日：2018-10-09
Applicant: ARM有限公司
Inventor： 巴尔·S·桑德胡 , 格伦·阿诺德·罗森代尔
IPC: G11C29/12
Abstract: 公开了用于测试相关电子开关(CES)设备的方法、系统和设备。在一个方面，通过控制施加到非易失性存储设备的端子的电流和电压，可以在写入操作中将CES设备置于多个阻抗状态中的任何一个。在一个实施方式中，CES设备可以被置于高阻抗或绝缘状态，或其他两个可区分的低阻抗或导电状态。
-
公开(公告)号：CN114365078A
公开(公告)日：2022-04-15
申请号：CN202080061121.0
申请日：2020-08-27
Applicant: ARM有限公司
Inventor： 马修·马蒂那 , 施达塔·达斯 , 格伦·阿诺德·罗森代尔 , 费迪南德·加西亚·雷东多
Abstract: 提供了一种用于执行重构的乘法与累加运算的方法和设备。求和阵列包括以列布置的多个非易失性存储器元件。基于神经网络的权重而将该求和阵列中的每个非易失性存储器元件编程为高电阻状态或低电阻状态。该求和阵列被配置成至少部分地基于多个输入信号而生成每个列的经求和的信号。乘法阵列耦接到该求和阵列，并且包括多个非易失性存储器元件。基于该神经网络的权重而将该乘法阵列中的每个非易失性存储器元件编程为不同的电导水平。乘法阵列被配置成至少部分地基于来自求和阵列的经求和的信号而生成输出信号。
-
公开(公告)号：CN110709935A
公开(公告)日：2020-01-17
申请号：CN201880033755.8
申请日：2018-05-30
Applicant: ARM有限公司
Inventor： 格伦·阿诺德·罗森代尔 , 卢西恩·斯弗恩
Abstract: 本技术通常涉及相关电子材料(CEM)器件的制造，该相关电子材料器件用于例如从电阻存储元件读取或对电阻式存储器元件写入。在实施例中，通过限制流过CEM器件的电流，CEM器件可以在不存在莫特转变和/或类莫特转变的情况下以引起CEM器件的对称类二极管操作的方式进行操作。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.039 seconds)
