公开(公告)号：CN1318865A

公开(公告)日：2001-10-24

申请号：CN01119281.X

申请日：2001-03-31

Applicant: TDK株式会社

Inventor： 小野寺晃 ,  栗本哲

IPC: H01L21/60 ,  H01L21/28

CPC classification number: H01G13/006 ,  Y10S156/922 ,  Y10S156/941 ,  Y10T29/417 ,  Y10T29/43 ,  Y10T29/435 ,  Y10T156/11 ,  Y10T156/17 ,  Y10T156/1702 ,  Y10T156/1707 ,  Y10T156/19 ,  Y10T156/1906

Abstract: 本发明提供了一种电极形成方法,包括以下步骤:在一个平的排列底座上排列芯片式电子元件,从而将这些元件定位和校准;使涂覆有粘合剂的薄膜和平行于平的排列底座的一个粘合顶板一起以相对方式下降,从而将已定位和校准的芯片式电子元件的端部粘附到粘合剂上;然后使粘附了芯片式电子元件的第一薄膜和一个涂覆顶板一起以相对方式下降,涂覆顶板平行于一个平的涂覆底座,涂覆底座上设有恒定厚度的导电膏层,从而将芯片式电子元件的其它端部压到平的涂覆底座上并且给电子元件的端部涂覆了导电膏。

公开(公告)号：CN110828174A

公开(公告)日：2020-02-21

申请号：CN201910729660.6

申请日：2019-08-08

Applicant: TDK株式会社

Inventor： 小野寺伸也 ,  田村健寿 ,  森田健 ,  广田大辅 ,  栗本哲 ,  涩江成晃

IPC: H01G4/30 ,  H01G4/232 ,  H01G4/12

Abstract: 本发明提供一种电子部件的制造方法，其准备具备素体的芯片。准备夹具。夹具具有：具有台阶的一对面、位于一对面之间的台阶面。将含有导电性材料的膏体赋予夹具的台阶面。使芯片以主面和台阶面相对并且端面和一对面中的一个面相对的方式接近夹具，将膏体遍及主面、端面、及侧面而赋予。对赋予主面、端面、及侧面的膏体进行处理，形成导体层。

公开(公告)号：CN101373663B

公开(公告)日：2012-05-09

申请号：CN200810214008.2

申请日：2008-08-22

Applicant: TDK株式会社

Inventor： 小野寺晃 ,  栗本哲 ,  阿部寿之 ,  佐佐木健人 ,  户泽洋司 ,  广瀬修

IPC: H01G4/00 ,  H01G4/005 ,  H01G4/228 ,  H01G4/30 ,  H01C7/00 ,  H01C7/112

CPC classification number: H01G4/232

Abstract: 本发明涉及一种电子部件的制造方法，其包括：形成大致长方体形状的具有端面(11、12)和侧面(13～16)的芯片素体(1)的工序(芯片素体的形成工序S1)；形成导电生片(31)的工序(导电生片的形成工序S2)；在芯片素体(1)的端面(11、12)上赋予导电膏(33)的工序(导电膏的涂布工序S3)；经由在芯片素体(1)的端面(11)上赋予的导电膏(33)将导电生片贴附到端面(11)上的工序(导电薄片的贴附工序S4)。在贴附工序S4中，导电生片(31)的侧面(13～16)侧的端面位于侧面(13～16)的外侧，在端面(11)上赋予的导电膏(33)被挤出到导电生片(31)和棱部(R13～R16)之间。

公开(公告)号：CN102394173A

公开(公告)日：2012-03-28

申请号：CN201110179955.4

申请日：2011-06-24

Applicant: TDK株式会社

Inventor： 谷口晋 ,  栗本哲 ,  德光慎太郎 ,  柳桥龙玄 ,  柳田美幸 ,  阿部寿之

IPC: H01G4/232 ,  H01G4/30 ,  H01G4/38

CPC classification number: H01G4/12 ,  H01G4/005 ,  H01G4/228 ,  H01G4/232 ,  H01G4/30

Abstract: 本发明提供一种陶瓷电子部件及其制造方法。本发明的阵列型的陶瓷电子部件(C1)具备埋设有内部电极的陶瓷素体(1)以及该陶瓷素体(1)上的多个端子电极(11～16)，端子电极(11～16)具有烧成导体生片而形成的电极层。

公开(公告)号：CN100492593C

公开(公告)日：2009-05-27

申请号：CN200510125843.5

申请日：2005-11-30

Applicant: TDK株式会社

Inventor： 小野寺晃 ,  栗本哲 ,  户泽洋司 ,  中川诚一

IPC: H01L21/28

CPC classification number: H01L23/4828 ,  H01L24/75 ,  H01L24/83 ,  H01L2224/838 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/0781 ,  Y10T29/49117 ,  Y10T29/4913 ,  Y10T29/49144 ,  Y10T29/49147 ,  Y10T29/49169 ,  Y10T29/49204 ,  Y10T29/49213 ,  Y10T29/49222 ,  Y10T29/49224

Abstract: 本发明的目的是提供一种能够稳定地形成外部电极的电子部件的外部电极的形成方法。为了达到该目的，本发明的外部电极的形成方法，包括：在构成电子部件的芯片(30)的侧面(30a)，从与侧面(30a)相对的方向涂敷导体糊(20)形成电极部分(301a)的工序；在与侧面(30a)相对的芯片(30)的侧面(30b)，从与侧面(30b)相对的方向涂敷导体糊(20)形成电极部分(301b)的工序；在分别与侧面(30a)以及侧面(30b)相邻的芯片(30)的底面，形成与电极部分(301a)和电极部分(301b)连接的电极部分(301c)的工序；使芯片(30)干燥，形成由电极部分(301a)、电极部分(301b)、以及电极部分(301c)构成的外部电极(301)的工序。

公开(公告)号：CN100477138C

公开(公告)日：2009-04-08

申请号：CN01119281.X

申请日：2001-03-31

Applicant: TDK株式会社

Inventor： 小野寺晃 ,  栗本哲

IPC: H01L21/60 ,  H01L21/28

CPC classification number: H01G13/006 ,  Y10S156/922 ,  Y10S156/941 ,  Y10T29/417 ,  Y10T29/43 ,  Y10T29/435 ,  Y10T156/11 ,  Y10T156/17 ,  Y10T156/1702 ,  Y10T156/1707 ,  Y10T156/19 ,  Y10T156/1906

Abstract: 本发明提供了一种电极形成方法，包括以下步骤：在一个平的排列底座上排列芯片式电子元件，从而将这些元件定位和校准；使涂覆有粘合剂的薄膜和平行于平的排列底座的一个粘合顶板一起以相对方式下降，从而将已定位和校准的芯片式电子元件的端部粘附到粘合剂上；然后使粘附了芯片式电子元件的第一薄膜和一个涂覆顶板一起以相对方式下降，涂覆顶板平行于一个平的涂覆底座，涂覆底座上设有恒定厚度的导电膏层，从而将芯片式电子元件的其它端部压到平的涂覆底座上并且给电子元件的端部涂覆了导电膏。