公开(公告)号：CN1176502C

公开(公告)日：2004-11-17

申请号：CN01122442.8

申请日：2001-07-09

Applicant: 住友电气工业株式会社

Inventor： 元木健作 ,  笠井仁 ,  冈久拓司

IPC: H01L33/00 ,  H01L21/20 ,  C30B29/40

CPC classification number: C30B25/02 ,  C30B29/406 ,  H01L21/02389 ,  H01L21/02395 ,  H01L21/0242 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02546

Abstract: 本发明提供一种贯通位错密度小，而且在基体表面中不存在位错束，不产生劈开面紊乱的GaN基体制造方法和GaN基体。对GaN单结晶锭，在与生长方向平行的面处进行切片加工制作基体，由于位错走向平行于表面，形成低位错密度。将其作为晶种生长GaN。