公开(公告)号：CN101440521A

公开(公告)日：2009-05-27

申请号：CN200810177774.6

申请日：2008-11-20

Applicant: 住友电气工业株式会社

Inventor： 冈久拓司 ,  川濑智博 ,  上村智喜 ,  西冈志行 ,  荒川聪

IPC: C30B29/38 ,  C30B25/02 ,  H01L21/205

CPC classification number: H01L21/02576 ,  H01L21/0237 ,  H01L21/02389 ,  H01L21/02433 ,  H01L21/0254 ,  H01L21/0262

Abstract: 本发明涉及半导体晶体生长方法、半导体晶体基板及其制造方法。本发明公开了一种III族氮化物半导体晶体的生长方法，其包括步骤：准备下层基板，以及通过气相生长在该下层基板上通过利用四氟化硅作为掺杂气体生长用硅掺杂的III族氮化物半导体晶体。

公开(公告)号：CN101144182A

公开(公告)日：2008-03-19

申请号：CN200710138204.1

申请日：2007-07-31

Applicant: 住友电气工业株式会社

Inventor： 弘田龙 ,  元木健作 ,  中畑成二 ,  冈久拓司 ,  上松康二

IPC: C30B25/04 ,  C30B29/40 ,  C30B29/38 ,  H01L21/205

CPC classification number: C30B29/406 ,  C30B25/183

Abstract: 根据本发明，一种生长氮化镓晶体的方法，包括步骤：在基底基板(U)上部分地形成掩膜(M)，其抑制晶体的外延生长；通过气相淀积，在上面形成了掩膜(M)的基底基板(U)上外延生长晶体，其中在外延生长晶体的步骤中，晶体是在第一生长条件下生长的，其中以μm/h为单位表述的生长速率Vj和以绝对温度表述的生长温度T被表示为(a1/T+b1)＜Vj＜(a2/T+b2)，其中使用系数a1＝－4.39×105，b1＝3.87×102，a2＝－7.36×105和b2＝7.37×102。这样，晶体中的位错密度减小。

公开(公告)号：CN101086963A

公开(公告)日：2007-12-12

申请号：CN200710110258.7

申请日：2007-06-08

Applicant: 住友电气工业株式会社

Inventor： 冈久拓司 ,  元木健作 ,  上松康二 ,  中畑成二 ,  弘田龙 ,  井尻英幸 ,  笠井仁 ,  藤田俊介 ,  佐藤史隆 ,  松冈彻

IPC: H01L21/20 ,  H01L21/205 ,  H01L23/00 ,  H01L33/00 ,  H01S5/00 ,  H01S5/323 ,  H01S5/343 ,  C30B25/02 ,  C30B29/40

CPC classification number: C30B29/406 ,  C30B25/00 ,  C30B25/183

Abstract: 本发明公开了一种氮化镓晶体的生长方法，包括：在地衬底(U)上，部分形成抑制氮化镓晶体外延生长的掩模(M)的步骤；和在掺杂碳的同时，在形成了掩模(M)的地衬底(U)上外延生长氮化镓晶体的步骤。在外延生长中，第一晶体区从掩模(M)外围朝着内部生长。在所述第一晶体区中c轴方向相对于地衬底(U)中没有形成掩模(M)的区域上生长的第二晶体区反转。

公开(公告)号：CN100352004C

公开(公告)日：2007-11-28

申请号：CN03800646.4

申请日：2003-01-23

Applicant: 住友电气工业株式会社

Inventor： 秋田胜史 ,  冈久拓司

IPC: H01L21/205 ,  C30B29/38

CPC classification number: C30B29/406 ,  C30B25/02 ,  C30B25/18 ,  H01L21/0237 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02639 ,  H01L21/02647

Abstract: 一起使用ELO掩膜和缺陷种子掩膜的方法生长很少有位错的GaN晶体。ELO掩膜使得GaN晶体不能直接生长，但是能横向生长；缺陷种子掩膜使得缺陷集中的封闭缺陷聚集区域生长。材料SiN、SiON或SiO2中任一种用于ELO掩膜，同时Pt、Ni或Ti材料中任一种用于缺陷种子掩膜。蓝宝石、GaAs、尖晶石、Si、InP、SiC等单晶基片或其中在这些的单晶基片上涂覆GaN缓冲层的下层基片，补充地提供ELO掩膜和缺陷种子掩膜以及GaN被气相沉积。

公开(公告)号：CN1275335C

公开(公告)日：2006-09-13

申请号：CN02142450.0

申请日：2002-09-19

Applicant: 住友电气工业株式会社

Inventor： 元木健作 ,  冈久拓司 ,  中畑成二 ,  弘田龙 ,  上松康二

IPC: H01L33/00 ,  H01S5/00

CPC classification number: C30B25/02 ,  C30B25/18 ,  C30B25/183 ,  C30B29/406 ,  H01L21/02381 ,  H01L21/02395 ,  H01L21/0242 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02609 ,  H01L21/02642 ,  H01L21/02647

Abstract: 一种单晶氮化镓基板的生长方法，在衬底基板上有规律地设种子图案，在其长形成凹凸面构成的坑并加以维持，同时让GaN凹凸生长而接着坑底部形成封闭缺陷集合区H，将变位集结于此，实现封闭缺陷集合区H周围的单晶低变位伴随区Z与单晶低变位剩余区Y的低变位化。由于封闭缺陷集合区H是封闭的，所以变位被封闭不会再释放。

公开(公告)号：CN1175473C

公开(公告)日：2004-11-10

申请号：CN98812716.4

申请日：1998-10-29

Applicant: 住友电气工业株式会社

Inventor： 元木健作 ,  冈久拓司 ,  松本直树

IPC: H01L21/20 ,  H01L33/00

CPC classification number: C30B25/02 ,  B82Y20/00 ,  C30B25/00 ,  C30B29/406 ,  H01L21/02395 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/02502 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02647 ,  H01L21/02664 ,  H01L33/007 ,  H01L33/0075 ,  H01S5/0206 ,  H01S5/34333 ,  H01S2304/00 ,  H01S2304/04 ,  Y10S117/902 ,  Y10S438/942

Abstract: 一种GaN单晶衬底的制造方法，其特征在于，包括：屏蔽层形成工序，在GaAs衬底2上，形成具有相互隔离配置的多个开口窗10的屏蔽层8；和外延层生成工序，在屏蔽层8上，生长由GaN构成的外延层12。

公开(公告)号：CN101847575A

公开(公告)日：2010-09-29

申请号：CN201010163633.6

申请日：2006-10-16

Applicant: 住友电气工业株式会社

Inventor： 藤原伸介 ,  上村智喜 ,  冈久拓司 ,  上松康二 ,  奥井学 ,  西冈志行 ,  桥本信

IPC: H01L21/02 ,  H01L21/20

CPC classification number: H01L21/02658 ,  C30B25/02 ,  C30B29/403 ,  H01L21/02389 ,  H01L21/0254

Abstract: 本发明提供一种制造半导体器件的方法，所述半导体器件具有至少400V的耐受电压，所述方法包括步骤：制备AlxGayIn1-x-yN晶体基板(12)，其中0≤x、0≤y并且x+y≤1；以及在所述基板(12)上生长至少一层半导体层(41)，其中所述基板(12)具有面积为至少10cm2的主平面(12m)，所述主平面(12m)具有位于距离所述主平面的外围5mm内的外侧区域(12w)，以及对应于除了所述外侧区域之外的区域的内侧区域(12n)，并且所述内侧区域(12n)具有至少1×102cm-2并且至多1×106cm-2的总位错密度。

公开(公告)号：CN101805928A

公开(公告)日：2010-08-18

申请号：CN201010121696.5

申请日：2007-06-08

Applicant: 住友电气工业株式会社

Inventor： 冈久拓司 ,  元木健作 ,  上松康二 ,  中畑成二 ,  弘田龙 ,  井尻英幸 ,  笠井仁 ,  藤田俊介 ,  佐藤史隆 ,  松冈彻

IPC: C30B29/40

CPC classification number: C30B29/406 ,  C30B25/00 ,  C30B25/183

Abstract: 本发明公开了一种氮化镓晶体衬底，该氮化镓晶体衬底包括：第一晶体区，该第一晶体区具有晶体缺陷聚集区(H)，以及第二晶体区，该第二晶体区具有低晶体缺陷区部分(Z)和C面生长区部分(Y)。C面生长区部分(Y)的碳浓度与晶体缺陷聚集区(H)的碳浓度之比为101-105，并且C面生长区部分(Y)的碳浓度与低晶体缺陷区部分(Z)的碳浓度之比为101-105。并且，该C面生长区部分(Y)的碳浓度是1016-1020cm-3。

公开(公告)号：CN101442030A

公开(公告)日：2009-05-27

申请号：CN200810177769.5

申请日：2008-11-20

Applicant: 住友电气工业株式会社

Inventor： 冈久拓司 ,  川濑智博 ,  上村智喜 ,  西冈志行 ,  荒川聪

IPC: H01L23/00 ,  C30B29/40

CPC classification number: H01L29/2003 ,  C30B25/02 ,  C30B29/403

Abstract: 本发明提供了一种Ⅲ族氮化物半导体晶体基板和半导体器件，该Ⅲ族氮化物半导体晶体基板具有至少25mm且不大于160mm的直径。该Ⅲ族氮化物半导体晶体基板的电阻率为至少1×10－4Ω·cm且不大于0.1Ω·cm。该Ⅲ族氮化物半导体晶体沿直径方向的电阻率分布为至少－30％且不大于30％。该Ⅲ族氮化物半导体晶体沿厚度方向的电阻率分布为至少－16％且不大于16％。

公开(公告)号：CN100454487C

公开(公告)日：2009-01-21

申请号：CN200510003830.0

申请日：2005-01-12

Applicant: 住友电气工业株式会社

Inventor： 冈久拓司

IPC: H01L21/20 ,  H01L21/205 ,  H01L33/00 ,  H01S5/00

CPC classification number: C30B29/406 ,  C30B25/02

Abstract: 本发明提供一种制备GaN晶体衬底的方法，该方法抑制在GaN晶体生长中的凹坑尺寸的增大以便制备具有高的衬底获得率的GaN晶体衬底。该制备GaN晶体衬底的方法包括通过气相生长技术在生长衬底(1)上生长GaN晶体(4)的步骤，所述GaN晶体衬底的制备方法的特征在于：在所述生长GaN晶体的步骤中，在晶体生长表面形成限定刻面平面(5F)的凹坑(6)，且特征在于，凹坑的凹坑尺寸增大因子为20%或以下。