-
公开(公告)号：CN114566502A
公开(公告)日：2022-05-31
申请号：CN202210073446.1
申请日：2022-01-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/112
Abstract: 本公开涉及存储器件及其制造方法。公开了一种存储器件。存储器件包括第一晶体管以及电耦合到第一晶体管的第一电容器，第一晶体管和第一电容器形成第一一次性可编程(OTP)存储单元。第一电容器具有第一底部金属端子、第一顶部金属端子、以及介于第一底部金属端子与第一顶部金属端子之间的第一绝缘层。第一绝缘层包括第一部分、与第一部分分开的第二部分、以及在第一部分和第二部分之间垂直地延伸的第三部分。第一底部金属端子位于第一绝缘层的第一部分的正下方并与该第一部分接触。
-
公开(公告)号：CN110853688B
公开(公告)日：2021-11-30
申请号：CN201910768194.2
申请日：2019-08-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 存储器电路阵列包括第一读取器件和第一编程器件。第一读取器件耦合至第一位线。第一读取器件包括耦合至第一字线的第一晶体管，以及耦合至第一字线的第二晶体管。第一编程器件耦合至第一读取器件。第一编程器件包括耦合至第二字线的第三晶体管，以及耦合至第二字线的第四晶体管。本发明的实施例涉及存储器单元阵列、存储器电路及其制造方法。
-
公开(公告)号：CN113540023A
公开(公告)日：2021-10-22
申请号：CN202110244060.8
申请日：2021-03-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/525 , H01L27/112 , H01L21/8246 , G11C7/06 , G11C7/18
Abstract: 揭露一种集成电路及其制造方法。集成电路包含晶体管、第一熔丝元件及第二熔丝元件。晶体管形成于第一导电层中。第一熔丝元件形成于设置于第一导电层上方的第二导电层中。第二熔丝元件形成于第二导电层中且耦接至第一熔丝元件。晶体管经由第一熔丝元件耦接至用于接收第一数据信号的第一数据线，且晶体管经由第二熔丝元件耦接至用于接收第二数据信号的第二数据线。
-
公开(公告)号：CN110854118A
公开(公告)日：2020-02-28
申请号：CN201910768199.5
申请日：2019-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/112 , H01L27/02
Abstract: 一种结构包括第一字线、位线和反熔丝单元。反熔丝单元包括读取器件、编程器件和伪器件。读取器件包括耦合到第一字线的第一栅极、耦合到位线的第一源极/漏极区以及第二源极/漏极区。第一源极/漏极区和第二源极/漏极区位于第一栅极的相对侧上。编程器件包括第二栅极、耦合到第二源极/漏极区的第三源极/漏极区以及第四源极/漏极区。第三源极/漏极区和第四源极/漏极区位于第二栅极的相对侧上。伪器件包括第三栅极、耦合到第四源极/漏极区的第五源极/漏极区以及第六源极/漏极区。第五源极/漏极区和第六源极/漏极区位于第三栅极的相对侧上。本发明的实施例还涉及半导体结构、半导体器件及其制造方法。
-
公开(公告)号：CN110853693A
公开(公告)日：2020-02-28
申请号：CN201910735001.3
申请日：2019-08-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种电路包括在位线和编程节点之间串联耦接的电熔丝和第一编程器件，以及与第一编程器件并联配置的第二编程器件。第一编程器件和第二编程器件是可单独地控制的。本发明的实施例还涉及确定电熔丝的状态的方法和集成电路结构。
-
Patent Agency Ranking
公开(公告)号：CN110147564A
公开(公告)日：2019-08-20
申请号：CN201910112255.X
申请日：2019-02-13
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 生成IC布局图的方法包括使有源区与第一栅极区和第二栅极区相交以限定第一反熔丝结构和第二反熔丝结构的位置，利用第一导电区覆盖第一栅极区以限定第一导电区和第一栅极区之间的电连接的位置，以及利用第二导电区覆盖第二栅极区以限定第二导电区和第二栅极区之间的电连接的位置。第一导电区和第二导电区沿着与第一栅极区和第二栅极区延伸的方向垂直的方向对准，以及由计算机的处理器执行使有源区与第一栅极区相交、使有源区与第二栅极区相交、覆盖第一栅极区或覆盖第二栅极区中的至少一个。本发明的实施例还提供了集成电路布局、器件和系统。
-
公开(公告)号：CN115527567A
公开(公告)日：2022-12-27
申请号：CN202210095680.4
申请日：2022-01-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种一次性可程序化位元单元与集成电路与方法，一次性可程序化位元单元，包括具有正面和背面的基板、在正面上的主动区域、第一读取晶体管、程序晶体管、第一电性连接件、第二电性连接件以及第三电性连接件，其中第一读取晶体管包括第一栅极以及由第一栅极横切的主动区域的第一部分，程序晶体管包括第二栅极以及由第二栅极横切的主动区域的第二部分，第一电性连接件连接至第一栅极，第二电性连接件连接至第二栅极，以及第三电性连接件连接至主动区域。第一电性连接件、第二电性连接件或第三电性连接件中至少一者包括位于背面上的金属线。
-
公开(公告)号：CN114818583A
公开(公告)日：2022-07-29
申请号：CN202210060016.6
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392
Abstract: 一种方法包括接收设计规则组，设计规则组包括与有源区域相关联的宽度和间距的预定集合。该方法还包括提供包括具有相应有源区域的单元的单元库，其中有源区域的宽度和间距选自设计规则组的预定集合。该方法包括在设计布局中放置来自单元库的第一单元和第二单元。第一单元在第一方向上具有单元高度，并且第一单元具有在第一方向上具有第一宽度的第一有源区域。第二单元具有单元高度，并且第二单元具有在第一方向上具有第二宽度的第二有源区域。第二宽度不同于第一宽度。该方法还包括根据设计布局制造半导体器件。本发明的实施例还涉及制造半导体器件的方法和非暂时性计算机可读存储介质。
-
公开(公告)号：CN113628657A
公开(公告)日：2021-11-09
申请号：CN202110838165.6
申请日：2021-07-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了一种存储器器件、集成电路器件及其操作方法。存储器器件，包括至少一个位线、至少一个源极线、至少一个编程字线、至少一个读取字线以及至少一个包括编程晶体管和读取晶体管的存储器单元。编程晶体管包括耦接到至少一个编程字线的栅极端子、耦接到至少一个源极线的第一端子以及第二端子。读取晶体管包括耦接到至少一个读取字线的栅极端子、耦接到至少一个位线的第一端子以及耦接到编程晶体管的第二端子。
-
公开(公告)号：CN113421603A
公开(公告)日：2021-09-21
申请号：CN202110259189.6
申请日：2021-03-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 存储器器件包括编程栅极条、读取栅极条和一位存储器单元的阵列。每个一位存储器单元包括反熔丝结构、晶体管、端子导体、一组第一编程导线和位连接件。反熔丝结构具有位于有源区中的第一半导体区域上面的第一介电层，该第一半导体区域位于编程栅极条和有源区的交点处。晶体管具有位于读取栅极条和有源区的交点处的有源区中的沟道区域。端子导体位于有源区中的晶体管的端子区域上面。该组第一编程导线通过一组一个或多个栅极通孔连接件导电地连接至编程栅极条。位连接件通过一个或多个端子通孔连接件导电地连接至端子导体。本发明的实施例还涉及存储器器件的形成方法。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.034 seconds)
