-
公开(公告)号：CN113541115B
公开(公告)日：2025-01-14
申请号：CN202110782369.2
申请日：2018-09-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供一种静电放电电路包括：NMOS晶体管的串接，包括可操作地串接到第二NMOS晶体管的第一NMOS晶体管；第一单栅氧化层静电放电控制电路，耦合到第一NMOS晶体管并配置成在静电放电事件期间导通第一NMOS晶体管，第一单栅氧化层控制电路耦合到第一NMOS晶体管在第一电压处的总线和第二电压的第一节点；第二单栅氧化层静电放电控制电路，其可操作地耦合到第二NMOS晶体管并且被配置为在静电放电事件期间导通第二NMOS晶体管并且在正常操作期间关断第二NMOS；和分压电路，可操作地连接到第一电压的第一总线和接地电压的第二总线。
-
公开(公告)号：CN110277390B
公开(公告)日：2021-10-15
申请号：CN201810981272.2
申请日：2018-08-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/112 , H01L23/525
Abstract: 本发明的实施例提供了集成电路结构及其形成方法。集成电路结构包括：形成在第一金属层中的第一熔丝线；形成在第一金属层中的第二熔丝线；形成在第一金属层中且位于第一熔丝线的第一端的相对两侧上的第一对熔丝翼；形成在第一金属层中且位于第二熔丝线的第一端的相对两侧上的第二对熔丝翼；形成在第一金属层中且位于第一熔丝线的第二端的相对两侧上的第三对熔丝翼；以及形成在第一金属层中且位于第二熔丝线的第二端的相对两侧上的第四对熔丝翼。第一对熔丝翼和第二对熔丝翼共用第一共用熔丝翼并且第三对熔丝翼和第四对熔丝翼共用第二共用熔丝翼。
-
公开(公告)号：CN112151098A
公开(公告)日：2020-12-29
申请号：CN202010573302.3
申请日：2020-06-22
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种多熔丝记忆体单元，包括：第一熔丝元件，电耦合至第一晶体管，此第一晶体管的栅极电耦合至第一选择信号；第二熔丝元件，电耦合至第二晶体管，此第二晶体管的栅极电耦合至第二选择信号，此第一晶体管和此第二晶体管均接地；以及编程晶体管，耦合至第一熔丝元件和第二熔丝元件，其中此编程晶体管的栅极电耦合至编程信号。
-
公开(公告)号：CN108615538A
公开(公告)日：2018-10-02
申请号：CN201711057032.5
申请日：2017-10-27
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C11/419 , G11C7/1012 , G11C7/1051 , G11C11/409 , G11C11/413 , G11C11/418
Abstract: 本发明提供了一种具有对称的读取电流曲线的存储器。存储器包括由多个存储器单元形成的第一存储器阵列，由多个存储器单元形成的第二存储器阵列以及读取电路。读取电路包括连接至第一存储器阵列的第一解码器，连接至第二存储器阵列的第二解码器以及输出缓冲器。第一解码器根据第一地址信号从第一存储器阵列获得第一数据。第二解码器根据第一地址信号从第二存储器阵列获得第二数据。输出缓冲器根据控制信号选择性地提供第一数据或第二数据作为输出。第一数据与第二数据互补。本发明还提供了存储器的读取方法。
-
公开(公告)号：CN102034532B
公开(公告)日：2013-09-18
申请号：CN201010502151.9
申请日：2010-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C5/147 , G11C11/417
Abstract: 本发明公开了一种用于产生数字保持电压的系统和方法，该系统包括：比较器，用于将工作电压与参考电压进行比较；控制逻辑单元，用于基于比较器对工作电压与参考电压的比较结果，选择性地将增量信号或者减量信号作为控制信号进行输出；以及设备模块，用于基于控制信号增大或者减小工作电压。
-
Patent Agency Ranking
公开(公告)号：CN101814321A
公开(公告)日：2010-08-25
申请号：CN201010119548.X
申请日：2010-02-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器功率选通电路，被配置为连接至具有内部电压的存储器阵列，其中，该功率选通电路包括具有输出信号的电路，该输出信号在内部电压低于第一阈值电压的情况下升高存储器阵列的内部电压以及在内部电压高于第二阈值电压的情况下降低内部电压，从而将内部电压保持在第一阈值电压和第二阈值电压之间。本发明还提供了一种保持具有内部电压的存储器阵列的数据的方法。
-
公开(公告)号：CN101741376A
公开(公告)日：2010-06-16
申请号：CN200910209147.0
申请日：2009-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185
CPC classification number: H03K3/356113 , H03K3/356182
Abstract: 本发明公开了用于具有内部低电压电源(VCCL)和外部高压电源(VCCH)的集成电路系统内的电平转换电路，该电平转换电路包括：连接到VCCH的一对交叉耦合的PMOS晶体管，源极连接到地电位(VSS)和栅极连接到在VCCL和VSS之间摇摆的第一信号的NMOS晶体管，以及耦合在第一PMOS晶体管的漏极和第一NMOS晶体管的漏极之间的第一阻断器件，当第一信号是在静止状态或在从逻辑高到一个逻辑低的转变中时，第一阻断器件被设定为在第一PMOS晶体管和第一NMOS晶体管的漏极之间传导激活电流，当第一信号从逻辑低到逻辑高的转变时第一次阻断器件配置为关断第一PMOS晶体管和第一NMOS晶体管漏极之间的激活电流。
-
公开(公告)号：CN100580604C
公开(公告)日：2010-01-13
申请号：CN200710109960.1
申请日：2007-06-11
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/10
Abstract: 一种交换式电压产生电路包括偏压电路，具有第一端，耦接至具有操作电压的第一电源节点，以及第二端，耦接至低电压参考电位，其中位于第一端的电压以非线性的方式与操作电压相关；充电电容具有第一端，耦接至负载电路的；充电路径，位于充电电容的第二端与偏压电路的第一端之间，其中充电路径对应于时钟信号；放电路径位于充电电容的第二端与低电压参考电位之间，其中放电路径对应于时钟信号；以及切换电路耦接于充电电容的第一端，用来设定充电电容的第一端的电压，其中切换电路对应于时钟信号。本发明的交换式电压产生电路与电源供应电压呈非线性相关，以提供较具弹性的设计。
-
公开(公告)号：CN117608348A
公开(公告)日：2024-02-27
申请号：CN202311398858.3
申请日：2023-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/56
Abstract: 本揭示文件的一实施例提供一种电压供应电路及转换多个电压电平的方法。电压供应电路包含第一、第二NMOS晶体管、第一、第二PMOS晶体管及电压调变电路。第一NMOS晶体管以第一控制信号及接地电压为栅极及源极。第二NMOS晶体管以与第一控制信号互补的第二控制信号及接地电压为栅极及源极。第一及第二PMOS晶体管以第一电源电压为源极。电压调变电路耦接在第一至第二PMOS晶体管与第一至第二NMOS晶体管之间，以基于第一控制信号及第二控制信号提供第一中间信号。在一些实施例中，第一中间信号具有对应于第一电源电压的第一逻辑状态或对应于作为第一电源电压的一小部分的第二电源电压的第二逻辑状态。
-
公开(公告)号：CN108615542B
公开(公告)日：2021-06-29
申请号：CN201710845487.7
申请日：2017-09-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供一种存储装置包括存储电路及熔丝保护电路。所述存储电路包括存储单元及编程线。所述存储单元包括熔丝。所述编程线被配置成接收用于对所述熔丝进行编程的编程电压。所述熔丝保护电路耦合至所述存储电路并被配置成防止对所述熔丝进行意外的编程。一种防止对存储装置的存储单元的熔丝进行意外的编程的方法亦被提供。
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.043 seconds)
