-
公开(公告)号：CN1199355C
公开(公告)日：2005-04-27
申请号：CN01112340.0
申请日：2001-04-02
Applicant: 松下电器产业株式会社
IPC: H03L7/18
CPC classification number: H03L7/1976
Abstract: 一种频率综合器装置，包括PLL(锁相环)电路和分频比控制电路。PLL电路包括相位比较器、低通滤波器、压控振荡器和可变分频器。分频比控制电路控制可变分频器，使得可变分频器的分频比及时改变并且分频比的时间平均值含有低于小数点的值。可变分频器的输出信号fdiv和经延迟部件获得的输出信号fdiv被用作分频比控制电路中的累加器部分的时钟。可以降低由于分频比控制电路的工作产生的衬底电位和电源电压的变化，抑制频率综合器的C/N的恶化。
-
公开(公告)号：CN1134109C
公开(公告)日：2004-01-07
申请号：CN98119507.5
申请日：1998-09-16
Applicant: 松下电器产业株式会社
CPC classification number: H03L7/18 , H03L2207/10
Abstract: 本发明以简单构成提供一种基准信号频率大于外输出频率间隔的高速PLL频率分成器。压控振荡器输出的n次谐波经带通滤波器后，在可调分频器被M分频；相位比较器比较可调分频器的输出信号相位与基准信号相位；由环路滤波器平滑相位比较器的输出，其输出控制压控振荡器的输出；压控振荡器输出信号的基波传经另一带通滤波器后向外输出。此时，基准信号频率是压控振荡器输出信号基波频率，即频率间隔的n倍。
-
公开(公告)号：CN1387322A
公开(公告)日：2002-12-25
申请号：CN02120000.9
申请日：2002-05-17
Applicant: 松下电器产业株式会社
Inventor： 平野俊介
IPC: H03L7/085
CPC classification number: H03K21/10 , H03K23/544
Abstract: 本发明揭示一种产生占空率为1/2的最终输出信号的奇数因子分频器,它由多个级联的MSD－FF组成,根据一公共时钟信号操作,运用单个或非门(3)获得一信号,该信号表示主辅D型锁存器各自Q端逻辑输出的逻辑非和,所述主辅D型锁存器构成多个级联MSD－FF的末级MSD－FF(MSD－FF(n－1)),或非门的输出信号加到首级MSD－FF(MSD－FF1)的D输入端,同时将它作为分频器的最终输出信号提供给输出端(1)。由于使用了数量最少的电路单元,所以整个电路规模很小,耗电省。
-
公开(公告)号：CN1326304A
公开(公告)日：2001-12-12
申请号：CN01118948.7
申请日：2001-05-28
Applicant: 松下电器产业株式会社
Abstract: 一种频率合成器包括:预定标器和计数器,输出具有对VCO1的输出信号频率分频生成的频率的信号;基准分频器,对基准信号频率分频;频率调节装置,检测计数器输出信号与基准分频器输出信号之间的频率误差,并输出一信号,通过该信号切换在VCO1的谐振电路中使用的电容值或电感值;偏压控制装置,在频率调节装置工作时,施加任意电压到VCO1的控制电压端,将电荷泵的输出信号带入高阻抗状态。该频率合成器能将相位锁定在理想频率上。且能以低成本实现小型VCO。
-
公开(公告)号：CN1297286A
公开(公告)日：2001-05-30
申请号：CN00134887.6
申请日：2000-10-29
Applicant: 松下电器产业株式会社
Inventor： 平野俊介
IPC: H03L7/197
CPC classification number: H03L7/1976 , H03B21/02
Abstract: 累加器201累加每个时钟的数据K(K:整数)并且在溢出时输出一个进位输出信号。随机信号发生器202输出每个时钟的随机信号。加法器203把进位输出信号与随机信号加到数据M(M:整数)上,随机地改变分频比并把寄生转换为白噪声。这使得最佳地保持寄生特性、缩短锁定时间以及减小功率消耗成为可能。
-
Patent Agency Ranking
公开(公告)号：CN1943120B
公开(公告)日：2010-10-20
申请号：CN200680000144.0
申请日：2006-02-09
Applicant: 松下电器产业株式会社
Inventor： 平野俊介
CPC classification number: H03F1/0222 , H03C3/0925 , H03C3/0933 , H03C3/0941 , H03C3/095 , H03F2200/331 , H04B1/0483
Abstract: 本发明提供一种利用双点调制方式的极性调制的发送调制装置，在短时间内能够完成BB相位调制信号与BB振幅调制信号的定时调整。在通过PLL电路进行双点调制的相位调制单元(10)中，设置将PLL电路变为开环的开关(17)，当通过第一延迟单元(5)校正BB相位调制信号与BB振幅调制信号的同步偏移时，断开开关(17)使PLL电路成为开环。
-
公开(公告)号：CN100530938C
公开(公告)日：2009-08-19
申请号：CN200480024134.1
申请日：2004-08-04
Applicant: 松下电器产业株式会社
CPC classification number: H03C3/095 , H03C3/0925 , H03C3/0933 , H03C3/0941
Abstract: 本发明旨在提供一种调制精度提高了的宽带调制PLL，该宽带调制PLL的定时误差校正系统，调制定时误差校正方法，以及具有宽带调制PLL的无线通信装置的调整方法。PLL部分含有压控振荡器(101)，分频器(105)，相位比较器(104)和环路滤波器(103)。根据相位调制数据(121)，对分频器(105)的分频比进行控制并且在进行调制的同时，也控制压控振荡器(101)的输入电压进行调制。通过使用反相器(113)，把用于控制分频器分频比的相位调制数据和用于控制压控振荡器(101)输入电压的相位调制数据两者中的一个反相，并且延迟控制电路(110)，根据由滤波器(106)和环路滤波器(103)的输出信号(131)和(132)相加得到的输出信号(133)而检测出定时误差，延迟电路(111)和(112)控制定时，以校正所述定时误差。
-
公开(公告)号：CN1846417A
公开(公告)日：2006-10-11
申请号：CN200480025585.7
申请日：2004-09-27
Applicant: 松下电器产业株式会社
CPC classification number: H04L27/36
Abstract: 一种振幅信息提取装置，使用比理论运算电路小的电路规模来降低振幅误差。在该装置中，振幅信息提取装置(110)从发送信号的I分量及Q分量里取得需要修正的振幅信息(振幅值Z’)。相位信息提取装置(111)从发送信号的I分量及Q分量里取到相位信息。振幅信息提取装置(110)，基于通过相位信息提取装置(111)取得的相位信息，将取得的振幅信息(振幅值Z’)进行修正而取得振幅值Z。
-
公开(公告)号：CN1839540A
公开(公告)日：2006-09-27
申请号：CN200480024134.1
申请日：2004-08-04
Applicant: 松下电器产业株式会社
CPC classification number: H03C3/095 , H03C3/0925 , H03C3/0933 , H03C3/0941
Abstract: 本发明旨在提供一种调制精度提高了的宽带调制PLL，该宽带调制PLL的定时误差校正系统，调制定时误差校正方法，以及具有宽带调制PLL的无线通信装置的调整方法。PLL部分含有压控振荡器(101)，分频器(105)，相位比较器(104)和环路滤波器(103)。根据相位调制数据(121)，对分频器(105)的分频比进行控制并且在进行调制的同时，也控制压控振荡器(101)的输入电压进行调制。通过使用反相器(113)，把用于控制分频器分频比的相位调制数据和用于控制压控振荡器(101)输入电压的相位调制数据两者中的一个反相，并且延迟控制电路(110)，根据由滤波器(106)和环路滤波器(103)的输出信号(131)和(132)相加得到的输出信号(133)而检测出定时误差，延迟电路(111)和(112)控制定时，以校正所述定时误差。
-
公开(公告)号：CN1701505A
公开(公告)日：2005-11-23
申请号：CN200480001156.6
申请日：2004-01-08
Applicant: 松下电器产业株式会社
CPC classification number: H03C3/0925 , H03C3/0933 , H03C3/0991 , H03L7/1976
Abstract: 即使在存在制造不一致时，也有可能在使用PLL合成器的宽带调制器中维持频率特性的一致性，并避免调制精度的降低。通过由调制信号生成器(42)生成的调制信号来对分频器(2)的分频比进行调制。在使用用于从VCO(1)输出调制载波信号的PLL(6)的宽带调制器中，通过选择器(40)而输入来自校准数据生成器(15)的第一和第二校准数据。A/D转换器(11)将出现在环路滤波器(5)的输出上的每个调制信号的AC分量的幅度值、或由调制器(18)调制的每个调制信号的AC分量的幅度值转换为数字值。误差检测组件(32)检测所述两者之间的差。频率特性校正组件(33)生成控制信号FCR，用于对所述差进行分解，并校正PLL(6)或预畸变滤波器(8)的频率特性。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.026 seconds)
