-
公开(公告)号：CN1199355C
公开(公告)日：2005-04-27
申请号：CN01112340.0
申请日：2001-04-02
Applicant: 松下电器产业株式会社
IPC: H03L7/18
CPC classification number: H03L7/1976
Abstract: 一种频率综合器装置，包括PLL(锁相环)电路和分频比控制电路。PLL电路包括相位比较器、低通滤波器、压控振荡器和可变分频器。分频比控制电路控制可变分频器，使得可变分频器的分频比及时改变并且分频比的时间平均值含有低于小数点的值。可变分频器的输出信号fdiv和经延迟部件获得的输出信号fdiv被用作分频比控制电路中的累加器部分的时钟。可以降低由于分频比控制电路的工作产生的衬底电位和电源电压的变化，抑制频率综合器的C/N的恶化。
-
公开(公告)号：CN1503454A
公开(公告)日：2004-06-09
申请号：CN200310116350.6
申请日：2003-11-19
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/0805 , H01L29/93 , H01L29/94
Abstract: 一种可变电容元件，包括：埋入电极层(102)，在半导体衬底的上表面区域部分由导电型与半导体衬底不同的半导体层形成；布线层(114)，与在埋入电极层上方形成的埋入电极层的引出部连接；一对电容绝缘膜(105、110)，分别在埋入电极层的除引出部以外的区域部分之上形成，区域部分在一个平面上有相对且邻近的侧面；绝缘体层(108)，在一对电容绝缘膜的与上述邻近的侧面垂直的各外侧面相连接的区域形成；一对导电体层(104、109)，分别在各电容绝缘膜和各绝缘体层上形成；及布线层(107、112)，分别与绝缘体层上的一对导电体层的引出部连接。通过分别改变埋入电极层和一对导电体层之间的电压，可改变埋入电极层和一对导电体层之间的电容值。
-
公开(公告)号：CN100361393C
公开(公告)日：2008-01-09
申请号：CN200310116350.6
申请日：2003-11-19
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/0805 , H01L29/93 , H01L29/94
Abstract: 一种可变电容元件，包括：埋入电极层(102)，在半导体衬底的上表面区域部分由导电型与半导体衬底不同的半导体层形成；布线层(114)，与在埋入电极层上方形成的埋入电极层的引出部连接；一对电容绝缘膜(105、110)，分别在埋入电极层的除引出部以外的区域部分之上形成，区域部分在一个平面上有相对且邻近的侧面；绝缘体层(108)，在一对电容绝缘膜的与上述邻近的侧面垂直的各外侧面相连接的区域形成；一对导电体层(104、109)，分别在各电容绝缘膜和各绝缘体层上形成；及布线层(107、112)，分别与绝缘体层上的一对导电体层的引出部连接。通过分别改变埋入电极层和一对导电体层之间的电压，可改变埋入电极层和一对导电体层之间的电容值。
-
公开(公告)号：CN1318901A
公开(公告)日：2001-10-24
申请号：CN01112340.0
申请日：2001-04-02
Applicant: 松下电器产业株式会社
IPC: H03L7/18
CPC classification number: H03L7/1976
Abstract: 一种频率综合器装置,包括PLL(锁相环)电路和分频比控制电路。PLL电路包括相位比较器、低通滤波器、压控振荡器和可变分频器。分频比控制电路控制可变分频器,使得可变分频器的分频比及时改变并且分频比的时间平均值含有低于小数点的值。可变分频器的输出信号fdiv和经延迟部件获得的输出信号fdiv被用作分频比控制电路中的累加器部分的时钟。可以降低由于分频比控制电路的工作产生的衬底电位和电源电压的变化,抑制频率综合器的C/N的恶化。
-
-
-
Search Results
4
records
(took 0.022 seconds)
