-
公开(公告)号：CN1297905C
公开(公告)日：2007-01-31
申请号：CN200310120451.0
申请日：2003-11-11
Applicant: 松下电器产业株式会社
IPC: G06F12/08
CPC classification number: G06F12/0848
Abstract: 在一个同时执行多个任务的计算机系统中，高速缓存控制器消除由于执行另一个任务而使一个任务的命中率下降的概率。区域管理单元管理与多个任务对应的高速缓冲存储器中的多个区域。地址接收单元从微处理器接收主存储器中的一个位置的地址，在该地址上存储有待存取以执行多个任务中的一个任务的数据。如果待存取的数据没有存储在高速缓冲存储器中，则高速缓存单元从主存储器中获取包括此数据的数据块，并将所获取的数据块存储到高速缓冲存储器中对应于所述任务的区域中。
-
公开(公告)号：CN1269076C
公开(公告)日：2006-08-09
申请号：CN01801735.5
申请日：2001-04-23
Applicant: 松下电器产业株式会社
Abstract: 本发明是用以执行滤波处理的像素运算装置，设有16个像素处理部分1～16及用以供给16个像素数据与滤波器系数的输入缓冲器群22；各像素处理部分，在用输入缓冲器群22供给的像素数据与滤波器系数进行运算后，从邻接的像素处理部分取得像素数据，用所取得的像素数据运算并将运算结果累积。通过重复进行这样的取得与累积操作，进行按重复次数而定的抽头数的滤波处理。
-
公开(公告)号：CN103718158A
公开(公告)日：2014-04-09
申请号：CN201280035369.5
申请日：2012-06-06
Applicant: 松下电器产业株式会社
Inventor： 森下广之
CPC classification number: G06F9/30145 , G06F9/30185 , G06F9/3836 , G06F9/3877 , G06F11/362
Abstract: 本发明提供能够高效地调试一个处理器的动作和另一个处理器的动作的多处理器系统。在具有第1处理器、和接收来自该第1处理器的通知并执行处理的第2处理器的多处理器系统中，所述第1处理器从命令串中逐次确定成为执行对象的命令，在所确定的命令是处理委托命令的情况下，向所述第2处理器进行基于该处理委托的通知，在不是处理委托命令的情况下执行该命令，并且判别是否设定了调试模式，在判定为设定了调试模式的情况下，在确定处理委托命令时，使以后的命令的确定停止，在进行所述通知后，在检测到所述第2处理器已结束与所述通知相对应的处理时，重新开始命令的确定。
-
公开(公告)号：CN101178646B
公开(公告)日：2012-06-20
申请号：CN200710185094.4
申请日：2007-11-08
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/3885 , G06F9/3802 , G06F9/3814 , G06F9/3851
Abstract: 一种多线程处理器，可以准确地估算对线程需要的处理时间，并且同时执行多个指令流，该多线程处理器包括：运算器群组，执行多个指令；指令调度器，按每个所述指令流，对在该指令流中包含的指令进行分组，从而分为由可以向所述运算器群组同时发行的指令组成的组；指令缓冲器，以由所述指令调度器分成的组为单位，并按每个所述指令流保存在该指令流中包含的指令；以及发行指令决定部，按多线程处理器的每个执行周期，以组为单位从所述指令缓冲器读出指令，并向所述运算器群组发行读出后的所述指令。
-
公开(公告)号：CN101546255A
公开(公告)日：2009-09-30
申请号：CN200910132026.0
申请日：2006-04-12
Applicant: 松下电器产业株式会社
Abstract: 本发明涉及的处理器，是循环地按照分配给线程的时间来执行多个线程的处理器，其具备可重构的集成电路；事先存储与多个线程的各个对应的电路构成信息，根据电路构成信息将上述集成电路的一部分进行重构，依次使用根据对应于线程的电路构成信息进行了重构的集成电路，执行该线程。在执行某线程的期间，选择下面执行的线程，对于正在执行的线程在使用的上述集成电路部分之外的部分，为了下面执行的线程而进行重构。
-
Patent Agency Ranking
公开(公告)号：CN100492296C
公开(公告)日：2009-05-27
申请号：CN200680000804.5
申请日：2006-04-12
Applicant: 松下电器产业株式会社
IPC: G06F9/46
Abstract: 本发明涉及的处理器，是循环地按照分配给线程的时间来执行多个线程的处理器，其具备可重构的集成电路；事先存储与多个线程的各个对应的电路构成信息，根据电路构成信息将上述集成电路的一部分进行重构，依次使用根据对应于线程的电路构成信息进行了重构的集成电路，执行该线程。在执行某线程的期间，选择下面执行的线程，对于正在执行的线程在使用的上述集成电路部分之外的部分，为了下面执行的线程而进行重构。
-
公开(公告)号：CN100458762C
公开(公告)日：2009-02-04
申请号：CN200580026332.6
申请日：2005-08-02
Applicant: 松下电器产业株式会社
IPC: G06F15/80
CPC classification number: G06F15/8007 , G06F1/3203 , G06F9/3842 , G06F9/3885 , H04N19/43 , H04N19/61
Abstract: 一种阵列式运算装置，具有由依次配置的多个处理器单元构成的处理器阵列；在每一个周期发行1个指令；在每一个周期，制作用于控制最初的处理器单元的动作的动作控制信息，根据制作的动作控制信息和1个指令，生成对最初的处理器单元的指令；根据为了控制前1个处理器单元的动作而制作的动作控制信息，制作用于控制其它处理器单元的动作的动作控制信息；根据制作的动作控制信息和由上述指令取得单元取得的1个指令，生成对上述处理器单元的指令。
-
公开(公告)号：CN1862515A
公开(公告)日：2006-11-15
申请号：CN200610077836.7
申请日：2006-05-10
Applicant: 松下电器产业株式会社
IPC: G06F13/30
CPC classification number: G06F3/0221 , G06F13/28 , Y02D10/14
Abstract: 本发明的数据传送装置具有：在多个总线之间通过直接存储器存取传送数据的DMAC(101a)和DMAC(101b)；将指示数据传送的指令作为队列保持的指令队列(106)；从指令队列(106)取得指令的总线信息取得部(109)；根据所取得的指令所示的传送源或传送目的地来分组所保持的指令的分组部(108)；使更多的指令所属的组优先，来决定指令发布的顺序的调度部(110)；以及，根据所决定的顺序，来发布指令的选择器(111)。
-
公开(公告)号：CN1853171A
公开(公告)日：2006-10-25
申请号：CN200480027074.9
申请日：2004-08-23
Applicant: 松下电器产业株式会社
CPC classification number: G06F12/127 , G06F12/124
Abstract: 本发明的高速缓冲存储器，具有：通路(0)～通路(3)，对每个高速缓冲项目存储表示有无访问的使用标志U；以及控制部，在命中时，将与该高速缓冲项目相对应的使用标志U更新为有访问，此时组内的其他全部的使用标志表示有访问的情况下，将组内的其他全部的使用标志复位为无访问，从与表示无访问的使用标志U相对应的高速缓冲项目中选择置换对象的高速缓冲项目。
-
公开(公告)号：CN1499381A
公开(公告)日：2004-05-26
申请号：CN200310120451.0
申请日：2003-11-11
Applicant: 松下电器产业株式会社
IPC: G06F12/08
CPC classification number: G06F12/0848
Abstract: 在一个同时执行多个任务的计算机系统中，高速缓存控制器消除由于执行另一个任务而使一个任务的命中率下降的概率。区域管理单元管理与多个任务对应的高速缓冲存储器中的多个区域。地址接收单元从微处理器接收主存储器中的一个位置的地址，在该地址上存储有待存取以执行多个任务中的一个任务的数据。如果待存取的数据没有存储在高速缓冲存储器中，则高速缓存单元从主存储器中获取包括此数据的数据块，并将所获取的数据块存储到高速缓冲存储器中对应于所述任务的区域中。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.041 seconds)
