-
公开(公告)号:CN102403338B
公开(公告)日:2014-08-20
申请号:CN201110281178.4
申请日:2011-09-14
IPC: H01L29/36 , H01L29/78 , H01L21/265 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/086 , H01L29/1608 , H01L29/41766 , H01L29/45 , H01L29/66068
Abstract: 一种SiC半导体器件,包括:按下述顺序堆叠的衬底(1)、漂移层(2)和基极区(3);第一和第二源极区(4a,4b)和基极区中的接触层(5);穿透所述源极和基极区的沟槽(6);沟槽中的栅电极(8);覆盖栅电极,具有接触孔的层间绝缘膜(10);经由所述接触孔与所述源极区和所述接触层耦合的源电极(9);衬底上的漏电极(11);以及金属硅化物膜(30)。高浓度的第二源极区比低浓度的第一源极区更浅,且高浓度的第二源极区具有被层间绝缘膜覆盖的部分,该部分包括表面附近的低浓度的第一部以及比第一部深的高浓度的第二部。第二部上的金属硅化物膜的厚度大于第一部上的金属硅化物膜的厚度。
-
公开(公告)号:CN102163627B
公开(公告)日:2014-07-09
申请号:CN201110045710.2
申请日:2011-02-23
IPC: H01L29/872 , H01L29/16 , H01L21/329 , H01L21/02
CPC classification number: H01L29/47 , H01L21/0495 , H01L29/0619 , H01L29/063 , H01L29/1608 , H01L29/402 , H01L29/6606 , H01L29/872
Abstract: 一种具有肖特基势垒二极管的碳化硅半导体装置,其包括:基板(1),其由碳化硅制成且具有第一导电类型,其中所述基板包括主表面和背表面;漂移层(2),其由碳化硅制成且具有第一导电类型,其中漂移层设置在基板的主表面上且具有比基板低的杂质浓度;肖特基电极(4),其设置在漂移层上且与漂移层的表面肖特基接触;以及欧姆电极(5),其设置在基板的背表面上。肖特基电极与漂移层直接接触,以使得肖特基电极的晶格与漂移层的晶格匹配。本发明还涉及一种具有肖特基势垒二极管的碳化硅半导体装置的制造方法。
-
公开(公告)号:CN102856382A
公开(公告)日:2013-01-02
申请号:CN201210226273.9
申请日:2012-06-29
CPC classification number: H01L29/7813 , H01L29/045 , H01L29/0865 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/66068 , H01L29/7825 , H01L29/7827
Abstract: 本发明涉及一种碳化硅半导体器件。在碳化硅半导体器件中,多个沟槽(7)具有一个方向上的纵向方向并且以条纹图案布置。每个所述沟槽(7)均具有在所述纵向方向上延伸的第一侧壁和第二侧壁。所述第一侧壁与(11-20)平面和(1-100)平面中的一个平面成第一锐角,所述第二侧壁与(11-20)平面和(1-100)平面的所述一个平面成第二锐角,并且所述第一锐角小于所述第二锐角。第一导电类型区(5)仅与每个所述沟槽(7)的所述第一侧壁和所述第二侧壁中的所述第一侧壁接触,并且电流通路仅形成在所述第一侧壁和所述第二侧壁中的所述第一侧壁上。
-
公开(公告)号:CN102163627A
公开(公告)日:2011-08-24
申请号:CN201110045710.2
申请日:2011-02-23
IPC: H01L29/872 , H01L29/16 , H01L21/329 , H01L21/02
CPC classification number: H01L29/47 , H01L21/0495 , H01L29/0619 , H01L29/063 , H01L29/1608 , H01L29/402 , H01L29/6606 , H01L29/872
Abstract: 一种具有肖特基势垒二极管的碳化硅半导体装置,其包括:基板(1),其由碳化硅制成且具有第一导电类型,其中所述基板包括主表面和背表面;漂移层(2),其由碳化硅制成且具有第一导电类型,其中漂移层设置在基板的主表面上且具有比基板低的杂质浓度;肖特基电极(4),其设置在漂移层上且与漂移层的表面肖特基接触;以及欧姆电极(5),其设置在基板的背表面上。肖特基电极与漂移层直接接触,以使得肖特基电极的晶格与漂移层的晶格匹配。本发明还涉及一种具有肖特基势垒二极管的碳化硅半导体装置的制造方法。
-
公开(公告)号:CN108335965B
公开(公告)日:2021-12-17
申请号:CN201711431619.8
申请日:2017-12-26
Abstract: 本发明提供一种SiC‑MOSFET及其制造方法。在SiC基板上通过外延生长来形成n型的漂移区、p型的第一体区、p型的接触区。在接触区通过蚀刻来形成使第一体区露出的开口,在露出于开口内的第一体区上通过外延生长来形成p型的第二体区。通过外延生长来形成n型的源区,在源区的位于接触区上的范围的一部分通过蚀刻来形成使接触区露出的开口。通过蚀刻来形成从源区通过接触区的开口内而延伸至漂移区的沟槽,在沟槽内形成栅极绝缘膜及栅电极。
-
公开(公告)号:CN109417088B
公开(公告)日:2021-09-14
申请号:CN201780041566.0
申请日:2017-06-29
IPC: H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 关于框状部(32)及p型保护环(21)中的单元部侧与其他部分相比间隔窄,将使间隔变窄的部分设为点线部(211、322)。这样,使框状部(32)及p型保护环(21)中的单元部侧的间隔变窄,从而将单元部侧的电场集中缓和,使得等电位线更朝向外周侧。此外,通过设置点线部(211、322),在单元部、连接部及保护环部,减少每单位面积的沟槽的形成面积的差,使形成在单元部、连接部及保护环部之上的p型层的厚度均匀化。由此,当将p型层进行回蚀时,能够抑制p型层作为残渣残留在保护环部。
-
公开(公告)号:CN104247026A
公开(公告)日:2014-12-24
申请号:CN201380020079.8
申请日:2013-04-17
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/4236 , H01L21/044 , H01L21/0465 , H01L21/26513 , H01L21/3065 , H01L21/324 , H01L29/0623 , H01L29/1095 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/66734 , H01L29/7813
Abstract: 在碳化硅半导体装置中,在沟槽(6)的底部的角部设有p型的SiC层(7)。由此,在MOSFET截止时即使在漏极-栅极间施加电场,p型的SiC层(7)与n-型漂移层(2)之间的PN结部的耗尽层也向n-型漂移层(2)侧较大地延伸,由漏极电压的影响引起的高电压难以进入栅极绝缘膜(8)。因此,能够缓和栅极绝缘膜(8)内的电场集中,能够防止栅极绝缘膜(8)被破坏。该情况下,有时p型的SiC层(7)为浮置状态,但p型的SiC层(7)仅形成在沟槽(6)的底部的角部,与形成在沟槽(6)的整个底部区域的构造相比,形成范围较窄。因此,开关特性的劣化也较小。
-
公开(公告)号:CN102339863B
公开(公告)日:2014-07-02
申请号:CN201110206210.2
申请日:2011-07-15
IPC: H01L29/78
CPC classification number: H01L29/7813 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/7397 , H01L29/7828
Abstract: 一种SiC半导体装置,包括:反转型MOSFET,所述MOSFET包括:基底(1);基底上的漂移层(2)和基极区(3);基极区上的基极接触层(5)和源极区(4);多个沟槽(6),具有在第一方向上的纵向方向,沟槽(6)穿透所述源极区和所述基极区;经由栅极绝缘膜(8)处于每个沟槽中的栅极电极(9);中间层绝缘膜(12),覆盖所述栅极电极并具有接触孔(12a),所述源极区和所述基极接触层通过所述接触孔(12a)得到暴露;源极电极(11),通过所述接触孔与所述源极区和所述基极区电耦合;以及所述基底上的漏极电极(13)。源极区和基极接触层沿垂直于第一方向的第二方向延伸,并且沿第一方向交替布置。接触孔具有在所述第一方向上的纵向方向。
-
公开(公告)号:CN102844867A
公开(公告)日:2012-12-26
申请号:CN201280001099.6
申请日:2012-02-06
IPC: H01L29/10 , H01L29/78 , H01L29/739 , H01L29/16 , H01L21/336 , H01L29/66
CPC classification number: H01L29/7813 , H01L29/0634 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/66348 , H01L29/7397
Abstract: 一种SiC器件包括反型MOSFET,其具有:按照顺序叠置的衬底(1)、漂移层(2)以及基底区域(3);基底区域(3)的上部中的源极和接触区域(4、5);穿透源极和基底区域(4、3)的沟槽(6);沟槽(6)中的栅极绝缘膜(8)上的栅电极(9);与源极和基底区域(4、3)耦合的源电极(11);衬底(1)的背面上的漏电极(13);以及多个深层(10),所述深层位于漂移层(2)的上部中、比沟槽(6)更深、并且在与沟槽的纵向方向交叉的方向上延伸。每个深层(10)在深度方向上具有杂质浓度分布,并且在施加栅电压时,在沟槽侧上的深层(10)的一部分中提供反型层。
-
公开(公告)号:CN102299180A
公开(公告)日:2011-12-28
申请号:CN201110175094.2
申请日:2011-06-22
CPC classification number: H01L29/7813 , H01L29/0619 , H01L29/0661 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/407 , H01L29/66068 , H01L29/7397 , H01L29/7811 , H01L29/8613
Abstract: 本发明涉及一种半导体器件,包括:半导体衬底(4)和电场末端部(13)。半导体衬底(4)包括衬底(1)、设置在所述衬底(1)的表面上的漂移层(2)以及设置在所述漂移层(2)的表面上的基极层(3)。所述半导体衬底(4)被划分为其中设置有半导体元件的单元区和包围所述单元区的外围区。基极部分(3)具有位于贯穿所述单元区和所述外围区的同一平面上的底面,并且提供位于所述外围区中的电场缓和层(3a)。所述电场末端部(13)包围所述电场缓和层(3a)的一部分和所述单元区,并且从所述电场缓和层(3a)的表面穿透所述电场缓和层(3a)到达所述漂移层(2)。
-
-
-
-
-
-
-
-
-