-
公开(公告)号:CN102162134A
公开(公告)日:2011-08-24
申请号:CN201110042966.8
申请日:2011-02-18
CPC classification number: H01L21/02529 , C30B29/36 , C30B33/02 , H01L21/02378 , H01L21/02658 , H01L21/02667 , H01L29/66068
Abstract: 在碳化硅衬底的制造方法中,制备由碳化硅制成的含缺陷的衬底(2)。含缺陷的衬底(2)具有前表面、与前表面相对的后表面、和接近于前表面的表面部分(2a)。含缺陷的衬底(2)在表面部分(2a)包括螺型位错。对含缺陷的衬底(2)的前表面施加外力从而减少表面部分(2a)的结晶性。施加外力后,热处理含缺陷的衬底(2)从而恢复表面部分(2a)的结晶性。
-
公开(公告)号:CN109417087A
公开(公告)日:2019-03-01
申请号:CN201780041004.6
申请日:2017-06-29
IPC: H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 使相邻的p型保护环(21)彼此的间隔全部达到p型深层(5)彼此的间隔以下。由此,p型保护环(21)的间隔增大、即沟槽(21a)变稀疏,由此能够抑制在使外延生长p型层(50)时在保护环部形成得较厚。因此,如果在回蚀时将单元部的p型层(50)去除,则能够在保护环部不留残渣地去除p型层(50)。因此,在对p型层(50)进行回蚀来形成p型深层(5)或p型保护环(21)及p型连接层(30)时,能够抑制p型层(50)的残渣残留在保护环部。
-
公开(公告)号:CN105593996B
公开(公告)日:2019-01-08
申请号:CN201480054234.2
申请日:2014-09-15
Abstract: 碳化硅半导体装置,具有衬底(1)、漂移层(2)、电流分散层(3)、基体区域(4)、源区(5)、沟槽(7)、栅绝缘膜(8)、栅电极(9)、源电极(12)、漏电极(14)和底层(10)。上述电流分散层形成在上述漂移层之上,并且,与上述漂移层相比第1导电型杂质浓度较高。上述底层具有第2导电型,配置在比上述基体区域靠下方,将上述沟槽的底部的角部包含在内而覆盖上述沟槽的底部,并被设置为上述电流分散层以上的深度。
-
公开(公告)号:CN104969348B
公开(公告)日:2017-09-12
申请号:CN201380071969.1
申请日:2013-12-19
CPC classification number: H01L29/1608 , H01L21/761 , H01L27/088 , H01L29/0615 , H01L29/0642 , H01L29/1095 , H01L29/66068 , H01L29/7813 , H01L29/7815
Abstract: 碳化硅半导体装置具备元件分离层(14)和电场缓和层(15)。元件分离层在主单元区域(Rm)与感测单元区域(Rs)之间,从基极区域(3)的表面形成至比所述基极区域更深,分离为所述主单元区域侧和所述感测单元区域侧。电场缓和层从所述基极区域的底部形成至比所述元件分离层更深的位置。所述电场缓和层被分离为所述主单元区域侧和所述感测单元区域侧,在所述电场缓和层的分离部分的内侧配置有所述元件分离层的至少一部分。
-
公开(公告)号:CN104247026B
公开(公告)日:2017-02-22
申请号:CN201380020079.8
申请日:2013-04-17
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/4236 , H01L21/044 , H01L21/0465 , H01L21/26513 , H01L21/3065 , H01L21/324 , H01L29/0623 , H01L29/1095 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/66734 , H01L29/7813
Abstract: 在碳化硅半导体装置中,在沟槽(6)的底部的角部设有p型的SiC层(7)。由此,在MOSFET截止时即使在漏极-栅极间施加电场,p型的SiC层向n-型漂移层(2)侧较大地延伸,由漏极电压的影响引起的高电压难以进入栅极绝缘膜(8)。因此,能够缓和栅极绝缘膜(8)内的电场集中,能够防止栅极绝缘膜(8)被破坏。该情况下,有时p型的SiC层(7)为浮置状态,但p型的SiC层(7)仅形成在沟槽(6)的底部的角部,与形成在沟槽(6)的整个底部区域的构造相比,形成范围较窄。因此,开关特性的劣化也较小。(7)与n-型漂移层(2)之间的PN结部的耗尽层也
-
公开(公告)号:CN102760768B
公开(公告)日:2016-01-13
申请号:CN201210128717.5
申请日:2012-04-27
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/04
CPC classification number: H01L29/7813 , H01L29/045 , H01L29/0634 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/7397
Abstract: 一种SiC半导体器件包括:SiC衬底(1,2),其包括第一或第二导电类型层(1)和第一导电类型漂移层(2),并且包括具有偏移方向的主表面;沟槽(6),其设置在所述漂移层上并且具有纵向方向;以及栅极电极(9),其经由栅极绝缘膜(8)设置在所述沟槽中。所述沟槽的侧壁提供沟道形成表面。所述垂直半导体器件根据施加至所述栅极电极的栅极电压而使电流沿所述沟槽的所述沟道形成表面流动。所述SiC衬底的所述偏移方向垂直于所述沟槽的所述纵向方向。
-
公开(公告)号:CN104718624A
公开(公告)日:2015-06-17
申请号:CN201380041833.6
申请日:2013-08-06
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/66734 , H01L21/049 , H01L21/28158 , H01L21/30604 , H01L29/045 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/4238 , H01L29/66068 , H01L29/7397 , H01L29/7813
Abstract: 在具备具有沟槽栅结构(9)的纵型开关元件的碳化硅半导体装置的制造方法中,使用相对于(0001)面或(000-1)具有偏轴角的衬底(1),将沟槽(6)从源区(4)的表面形成到将基区(3)贯通并到达漂移层(2)的深度以使沟槽(6)的侧壁面朝向(11-20)面或(1-100)面,在上述沟槽(6)的形成后不进行牺牲氧化,形成栅氧化膜(7)。
-
公开(公告)号:CN104380442A
公开(公告)日:2015-02-25
申请号:CN201380031331.5
申请日:2013-06-06
IPC: H01L21/336 , H01L29/06 , H01L29/12 , H01L29/78
CPC classification number: H01L29/66068 , H01L21/02529 , H01L21/0455 , H01L21/0475 , H01L21/049 , H01L21/3065 , H01L29/045 , H01L29/0619 , H01L29/0623 , H01L29/0661 , H01L29/0696 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7811 , H01L29/7813 , H01L29/7827
Abstract: 在SiC半导体装置的制造方法中,通过外延生长在沟槽(6)内形成p型层(31)之后,通过氢蚀刻,将p型层(31)仅保留在沟槽(6)的底部及两末端部,从而形成p型SiC层(7)。即,去除p型层(31)中形成在沟槽(6)的侧面的部分。由此,能够不通过倾斜离子注入来形成p型SiC层(7)。因此,不需要另行进行倾斜离子注入,因此能够抑制移动离子注入装置等制造工序变得麻烦的情况,能够抑制制造成本。此外,还没有离子注入引起的缺陷损坏,因此能够抑制漏极泄漏,能够切实地防止在沟槽(6)的侧面残留p型SiC层(7)。因此,能够制造能够同时实现高耐压和高开关速度的SiC半导体装置。
-
公开(公告)号:CN102569367B
公开(公告)日:2015-01-28
申请号:CN201110435840.7
申请日:2011-12-22
IPC: H01L29/423 , H01L29/78 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/045 , H01L29/1608 , H01L29/4236 , H01L29/42368 , H01L29/66068 , H01L29/7397
Abstract: 一种SiC半导体器件包括衬底(1)、漂移层(2)、基极区(3)、源极区(4)、沟槽(6)、栅极氧化物膜(7)、栅电极(8)、源电极(9)和漏电极(11)。衬底(1)以Si面作为主表面。源极区(4)具有Si面。从所述源极区(4)的表面到比所述基极区(3)更深的部分提供沟槽(6),所述沟槽(6)在一个方向上沿纵向延伸并具有Si面底部。所述沟槽(6)至少在与所述基极区(3)接触的部分具有倒锥形形状,该倒锥形形状在入口部分的宽度比底部更小。
-
公开(公告)号:CN102386100B
公开(公告)日:2014-07-09
申请号:CN201110259637.9
申请日:2011-08-30
IPC: H01L21/336 , H01L21/283
CPC classification number: H01L29/7813 , H01L21/30604 , H01L21/3065 , H01L29/1608 , H01L29/4236 , H01L29/66068
Abstract: 一种制造半导体器件的方法,包括:在衬底(1)上形成漂移层(2);在漂移层(2)上形成基极层(3);形成沟槽(6)以穿透所述基极层(3),并到达所述漂移层(2);修圆沟槽(6)的肩部角落和底部角落;利用有机膜(21)覆盖所述沟槽(6)的内壁;向基极层(3)的表面部分注入杂质;通过激活所注入的杂质来形成源极区(4);以及在形成所述源极区(4)之后去除所述有机膜(21)。衬底(1)、漂移层(2)、基极层(3)和源极区(4)由碳化硅制成,在沟槽(6)被有机膜(21)覆盖的情况下执行杂质的注入和激活。
-
-
-
-
-
-
-
-
-