-
公开(公告)号：CN1561001A
公开(公告)日：2005-01-05
申请号：CN200410006592.4
申请日：2004-03-11
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03M1/12
Abstract: 本发明涉及一种12位折叠插入结构A/D转换器，其特征在于内部的高六位A/D和低七位A/D均为折叠插入结构，采用两步转换的方法构成一个高速12位A/D转换器。内部的时序电路产生九相时钟，控制整个12位A/D正常工作；差分输入的模拟信号inP和inN分别经过采样开关和第一个跟踪保持放大器TH1，由TH1的输出同时进入高六位A/D(ADC6)和第二跟踪保持放大器TH2；模拟信号进入ADC6后，产生6位数码，进入D－触发器组和六位D/A转换器(DAC6)，同时通过DAC6产生一个模拟信号与TH2出来的输入模拟信号相减，形成残差；经残差放大器放大32倍后，进入低七位A/D，并得到一个7位数码；低7位数码进入D－触发器组，与上一个进入D－触发器组的高6位数码同步，并通过校正电路进行数字校正后，经三态电路输出12位数码。
-
公开(公告)号：CN110247662B
公开(公告)日：2022-04-22
申请号：CN201810194993.9
申请日：2018-03-09
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明公开了一种高速低功耗比较器，包括输入NMOS管M1/M2，由NMOS管M4/M5和PMOS管M7/M8构成的锁存器结构，由NMOS管M6和PMOS管M9构成的复位控制开关，由NMOS管M3/M10/M11构成的下拉管；同时还包括反相器I0/I1/I2，延迟单元d1/d2，与门AND1/AND2，以及同或门XNOR；本发明通过在下拉管添加同或门进行控制，来防止tip和tin所在通路与下拉管导通产生静态功耗，以及增加两个复位开关，使输出Dp和Dn不至于被拉低至0或者拉高至Vdd，进而是比较器快速进入锁存，以此来到达电压变化小，电容反复少，功耗低的效果，此外，还可以将该噪声抑制比较器现有的逐次逼近型模数转换器和电子设备中，实现广泛的应用价值。
-
公开(公告)号：CN109245768B
公开(公告)日：2022-04-05
申请号：CN201811120077.7
申请日：2018-09-19
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明属于模拟或数模混合集成电路技术领域，具体为一种具有高精度采样开关的SAR ADC；所述SAR ADC包括两组采样电容阵列和以及比较器；差分输入信号Vin和Vip对应连接到比较器的两个输入端，正端采样电容阵列的采样极板通过正端采样开关与Vin连接；负端采样电容阵列的采样极板通过负端采样开关与Vip连接；比较器的输出端连接基准电压；本发明在采样开关栅极和采样极板之间引入了一个交叉耦合电容，由于正负端采样开关的栅压值是关于一个共模电压对称，使得在采样结束时，正负端两个采样极板之间的电压变化量相等，而且这个变化量不会随着采样信号的变化而变化，从而提高了整个ADC的采样精度。
-
公开(公告)号：CN111884656A
公开(公告)日：2020-11-03
申请号：CN202010788486.5
申请日：2020-08-07
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
IPC: H03M1/34
Abstract: 本发明提供了一种比较器及模数转换器，该比较器包括输入单元、负载单元、控制开关和调整单元，其中，输入单元的输入端接第一输入信号和第二输入信号，负载单元接输入单元，通过调整负载单元的增益调整对管的栅压来调整比较器的增益，调整单元接输入单元，根据控制开关的使能状态调整增益调整对管的栅压；本发明还提供了一种模数转换器，该比较器在失调消除状态下，增益较小，使得比较器的失调电压放大倍数小，在信号放大状态下，增益较大，使得比较器的输入差模信号放大倍数大，消除了比较器失调电压对比较器比较结果的影响，提升比较器速度，减小版图面积，明显消除了比较器的失调电压。
-
公开(公告)号：CN106921349B
公开(公告)日：2020-10-09
申请号：CN201710119495.3
申请日：2017-03-02
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种基于反相器结构的放大器,与传统放大器相比可以对输出端的电压变化进行补偿，在输出端的电压在工艺角发生变化的情况下，依然能够保持相对稳定，使放大器始终能提供相对稳定增益，同时本发明使输出端的直流工作点电压可以唯一确定，不需要额外的共模反馈电路；本发明具有结构简单，电路容易实现的优点，可以减少电压裕度的消耗，很适合低电源电压的应用，同时本发明既可以用于离散时间域的电路，也可以用于连续时间域的电路，大大提高了适用性。
-
Patent Agency Ranking
公开(公告)号：CN110247664A
公开(公告)日：2019-09-17
申请号：CN201810195771.9
申请日：2018-03-09
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明公开了一种数字逻辑电路模块，应用于逐次逼近寄存器型模拟数字转换器中，所述数字逻辑电路模块包括多个分别由D触发器，延迟单元dly，反相器inv和与非门nand构成的单元电路，各所述单元电路依次级联，在逐次逼近过程中，每一次当比较器进入锁存相位，开始比较时，本发明所示数字逻辑电路同时被触发，通过电路设计，使得比较器的锁存延迟时间和数字逻辑电路的延迟时间相匹配，从而，数字逻辑电路的每一级输出信号可以逐次捕获比较器的比较结果，本发明相比于现有技术减小了一个比较器锁存过程的延迟时间，同时由于D触发器数目减少了一半，数字逻辑电路中，时钟信号的负载也减小了一半，进一步提高了数字逻辑电路的速度，降低了功耗。
-
公开(公告)号：CN108649953A
公开(公告)日：2018-10-12
申请号：CN201810420910.3
申请日：2018-05-04
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种基于P阱浮空技术的采样开关及控制方法，该采集开关包括升压电路、采样开关NMOS管NM1和开关SN，所述采样开关的一端作为输入端VIN，采样开关的另一端作为输出端OUT，输入端VIN分别连接升压电路的输入端、采样开关NMOS管NM1的输入端，输出端OUT连接采样开关NMOS管NM1的输出端，升压电路的输出端与采样开关NMOS管NM1的栅极连接；所述开关SN连接于采样开关NMOS管NM1的衬底与地之间。本发明所示结构非常简单，只引入了一个额外的开关，最大程度减小了采样管的额外寄生电容，和传统技术相比，电路实现也更为简单。
-
公开(公告)号：CN108494388A
公开(公告)日：2018-09-04
申请号：CN201810239481.X
申请日：2018-03-22
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K5/24
Abstract: 本发明提供一种高速低噪声动态比较器，包括：输入单元，所述输入单元包括输入NMOS管和输入PMOS管，锁存器单元，所述锁存器单元包括锁存NMOS管和锁存PMOS管，所述锁存NMOS管和锁存PMOS管连接形成锁存器结构；上拉单元，包括与输入NMOS管连接的上拉PMOS管；衬底自举电压产生电路，用于产生衬底自举电压；本发明通过采用MOS管的衬底自举技术，减小了MOS管的导通电阻，增加了比较器的比较器速度，进一步提高了比较器的比较器速度；同时，降低了比较器的输入管的阈值电压，使得输入管的跨导增加，从而降低了比较器的等效输入噪声，随着比较器共模电压的变化，比较器的比较延迟变化相对较小。
-
公开(公告)号：CN104702289B
公开(公告)日：2018-01-26
申请号：CN201510108658.9
申请日：2015-03-12
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03M1/38
Abstract: 本发明提供一种逐次逼近型模数转换器及其比较器输入管的电容补偿电路，其中，所述电容补偿电路，主要由第一PMOS管、第二PMOS管PM及NMOS管和控制开关构成，通过设计第一PMOS管、第二PMOS管PM及NMOS管NM和于比较器输入端的NMOS管的尺寸，使得在比较器输入电压小于阈值电压VTHN和比较器输入电压大于阈值电压VTHN两种情况下，补偿后总的寄生的电容相等且恒定，通过实现输入电压在0到电源电压VDD整个范围内，寄生电容相等，并保持一个相对恒定的值这一目的，从而消除传统结构下由于寄生电容不相等且不恒定所带来的非线性误差，从而达到提高逐次逼近型模数转换器性能的目的。
-
公开(公告)号：CN107528594A
公开(公告)日：2017-12-29
申请号：CN201710740060.0
申请日：2017-08-25
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03M1/46
CPC classification number: H03M1/468
Abstract: 本发明提供一种电荷式流水线逐次逼近型模数转换器，包括：高位电容阵列，用于对输入信号采样，还用于充、放电；低位电容阵列，其电容值与高位电容阵列的电容值相同，用于充、放电；开关控制电路，用于控制高、低位电容阵列的工作状态，还用于将高位电容阵列的残差电压以电荷共享方式分布至低位电容阵列；比较器，用于在半个周期内对低位电容阵列进行逐次比较，在另半个周期内对高位电容阵列进行逐次比较，将比较值依次输出；逐次逼近寄存逻辑电路，用于根据比较值闭合连接高、低位电容阵列的两项选择开关阵列的开关，直到闭合电容阵列的对应的开关得到数字信号。本发明还提供该模数转换器的控制方法，简化了电路的设计难度，减小了电路的面积。
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.053 seconds)
