公开(公告)号：CN102067234A

公开(公告)日：2011-05-18

申请号：CN201080001861.1

申请日：2010-04-27

Applicant: 松下电器产业株式会社

Inventor： 东亮太郎 ,  岛川一彦 ,  村冈俊作 ,  河合贤

IPC: G11C13/00 ,  H01L27/10 ,  H01L45/00 ,  H01L49/00

CPC classification number: G11C13/0007 ,  G11C13/004 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2013/0054 ,  G11C2013/0073 ,  G11C2013/0083 ,  G11C2013/009 ,  G11C2013/0092 ,  G11C2213/15 ,  G11C2213/32 ,  G11C2213/56 ,  G11C2213/79

Abstract: 本发明提供一种即使是能出现半LR的状态的电阻变化元件也能修正为正常的低电阻状态并能最大限确保电阻变化窗口的电阻变化元件的写入方法。一种针对根据所施加的电压的极性而可逆地转变高电阻状态与低电阻状态的电阻变化元件(10a)的数据的写入方法，其包括：高电阻化写入步骤(405)，作为以下部电极(14t)为基准施加于上部电极(11)的电压，施加正的电压以使电阻变化元件(10a)成为高电阻状态(401)；低电阻化写入步骤(406)和(408)，施加负的电压以使电阻变化元件(10a)成为低电阻状态(403)和(402)；以及低电阻稳定化写入步骤(404)，通过在由低电阻化写入步骤(408)施加了负的电压之后施加正的电压，从而使电阻变化元件(10a)经过低电阻状态成为高电阻状态(401)。

公开(公告)号：CN101897024A

公开(公告)日：2010-11-24

申请号：CN200880120121.2

申请日：2008-12-02

Applicant: 松下电器产业株式会社

Inventor： 三河巧 ,  富永健司 ,  岛川一彦 ,  东亮太郎

IPC: H01L27/10 ,  H01L45/00 ,  H01L49/00 ,  H01L49/02

CPC classification number: H01L27/101 ,  H01L27/2409 ,  H01L27/2472 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146

Abstract: 本发明提供一种非易失性存储装置，其特征在于，具备：基板(1)；第一配线(3)；埋入形成于第一通孔(4)的第一充填部(5)；由与第一配线(3)正交且依次层叠有第一电阻变化元件的电阻变化层(6)、导电层(7)、第二电阻变化元件的电阻变化层(8)的多层而构成的第二配线(11)；埋入形成于第二通孔(13)的第二充填部(14)；和第三配线(15)，第二配线(11)的导电层(7)起到第一电阻变化元件(9)的电极的作用和第二电阻变化元件(10)的电极的作用。

公开(公告)号：CN1677820B

公开(公告)日：2010-05-05

申请号：CN200510062664.1

申请日：2005-03-31

Applicant: 松下电器产业株式会社

Inventor： 东亮太郎 ,  小岛诚

IPC: H02M3/07

CPC classification number: H02M3/073 ,  H02M2003/075 ,  H02M2003/077

Abstract: 本发明公开了一种基于多相时钟进行操作的升压电路。振荡电路(10)输出相位不同的振荡时钟(100)，以及四相时钟产生电路(20)基于振荡时钟(100)之间的相位差，产生四相时钟(200)。四相时钟传送控制电路(50)根据信号CP_EN来控制是否传送所述四相时钟(200)，以及激励电路(60)基于传送的四相时钟，产生一升压电压。四相时钟(200)中包括的时钟之间的延迟时间周期Tos是基于所述振荡时钟(100)之间的相位差来产生的，以及因此总是与振荡时钟(100)的周期(Tosc)成正比例关系。因而，即使周期(Tosc)由于操作条件而改变，以及因此可以唯一地确定电荷传送时间周期(Ttr)。

公开(公告)号：CN101542632A

公开(公告)日：2009-09-23

申请号：CN200880000558.2

申请日：2008-05-15

Applicant: 松下电器产业株式会社

Inventor： 东亮太郎 ,  岛川一彦 ,  藤井觉

IPC: G11C13/00 ,  H01L27/10

CPC classification number: G11C13/003 ,  G11C13/004 ,  G11C13/0069 ,  G11C2013/009 ,  G11C2213/76 ,  H01L27/101 ,  H01L27/1021 ,  H01L27/2409 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1625

Abstract: 本发明提供电阻变化型存储装置，该电阻变化型存储装置(100)具有与各可变电阻层(114)串联连接并且阈值电压为VF的电流抑制元件(116)，在数据的写入或读出时，在与选择非易失性存储元件对应的第一配线(WL)上施加第一电压V1，在与选择非易失性存储元件对应的第二配线(BL)上施加第二电压V2，在与选择非易失性存储元件不对应的第一配线(WL)上施加第三电压V3，在与选择非易失性存储元件不对应的第二配线(BL)上施加第四电压V4，以V5＝(V1+V2)/2作为第五电压V5，满足V2≤V3＜V5和V5＜V4≤V1，并且满足(V1－V4)＜VF或(V3－V2)＜VF。

公开(公告)号：CN1435839A

公开(公告)日：2003-08-13

申请号：CN03104214.7

申请日：2003-01-31

Applicant: 松下电器产业株式会社

Inventor： 东亮太郎

IPC: G11C7/00 ,  G11C7/24 ,  G11C11/34

CPC classification number: G11C5/145

Abstract: 本发明的半导体存储装置是一种具有存储阵列的半导体存储装置，包括：具有读出存储于存储单元的信息之功能的读出装置；具有为了读出存储于存储单元的信息而将外部供给的电压升压并提供给存储单元之功能的升压装置；在读出周期开始后，使所述升压装置开始升压的开始控制装置；检测经所述升压装置升压后的电压是否达到读出存储于存储单元的信息所需要的规定值的状况，并且当执行该状况的检测时使所述读出装置开始读出动作的检测装置；从所述检测装置执行所述状况的检测时起，经过所述读出动作所要求的规定时间后，使所述升压装置停止升压的停止控制装置。根据该结构，半导体存储装置的用于给存储单元提供电压的升压期间缩短至必要的最小限度使之与读出动作的期间相吻合，所以与将升压期间徒劳地设定得较长相比，降低了电流消费。