-
公开(公告)号：CN1841559A
公开(公告)日：2006-10-04
申请号：CN200610071668.0
申请日：2006-03-30
Applicant: 松下电器产业株式会社
CPC classification number: G11C16/102 , G11C16/30
Abstract: 即使擦除单位区域之间重写操作的次数不同，也可以提高所有擦除单位区域的重写操作的次数。闪存EEPROM 100包括修整值储存区域130，其用于储存对应于存储单元阵列110中包括的每个擦除单位区域120的修整值。在对特定擦除单位区域120进行擦除操作和写入操作时，调节电路150将增压电路140增压的电压转换为对应于擦除单位区域120的修整值的电平。在由于重写操作次数增加而使读出确定电路170检测出异常时，将修整值更新为使调节电路150提高输出电压的值。
-
公开(公告)号：CN1773859A
公开(公告)日：2006-05-17
申请号：CN200510120425.7
申请日：2005-11-10
Applicant: 松下电器产业株式会社
Inventor： 小岛诚
IPC: H03K17/687
CPC classification number: H01L29/7835 , H01L21/823807 , H01L21/823814 , H01L27/0727 , H01L27/092 , H01L29/0847 , H01L29/086 , H01L29/66659 , H03K17/6872 , H03K19/0948
Abstract: 本发明提供了一种CMOS集成电路，其能够在相当高的电源电压上进行操作，该器件包括：第一MOS型晶体管，其具有通过在漏极端处的低浓度区域而与栅极接触的漏极剖面，其中，所述低浓度区域具有等于或低于与电源电压相对应的预定浓度的杂质浓度；以及具有相同极性的第二MOS型晶体管和传输门，其连接到第一MOS型晶体管的栅极，其中，通过被施加了预定电位(防护电压)的第二MOS型晶体管和传输门，而将栅极电压施加到第一MOS型晶体管的栅极。
-
公开(公告)号：CN1773859B
公开(公告)日：2010-06-23
申请号：CN200510120425.7
申请日：2005-11-10
Applicant: 松下电器产业株式会社
Inventor： 小岛诚
IPC: H03K17/687
CPC classification number: H01L29/7835 , H01L21/823807 , H01L21/823814 , H01L27/0727 , H01L27/092 , H01L29/0847 , H01L29/086 , H01L29/66659 , H03K17/6872 , H03K19/0948
Abstract: 本发明提供了一种CMOS集成电路，其能够在相当高的电源电压上进行操作，该器件包括：第一MOS型晶体管，其具有通过在漏极端处的低浓度区域而与栅极接触的漏极剖面，其中，所述低浓度区域具有等于或低于与电源电压相对应的预定浓度的杂质浓度；以及具有相同极性的第二MOS型晶体管和传输门，其连接到第一MOS型晶体管的栅极，其中，通过被施加了预定电位(防护电压)的第二MOS型晶体管和传输门，而将栅极电压施加到第一MOS型晶体管的栅极。
-
公开(公告)号：CN101441894A
公开(公告)日：2009-05-27
申请号：CN200810178256.6
申请日：2008-11-17
Applicant: 松下电器产业株式会社
Inventor： 小岛诚
IPC: G11C16/26
CPC classification number: G11C16/0491 , G11C16/26
Abstract: 本发明提供一种半导体非易失性存储器，在半导体非易失性存储器中，即便在读出前不放电各位线，也可正确地执行存储器单元的读出。在存储器单元(03)的读出中，将连接于漏极的位线(BL23)经主位线(MBL[3])连接于电压源(Vd)后施加规定电压，连接于源极的位线(BL24)经主位线(MBL[0])连接于读出放大器(71)。这时，位线(BL25)经主位线(MBL[1])连接于接地电源(GND)。即，由于读出对象的位线(BL24)附近的位线(BL25)强制地成为接地电平，所以不从这里流入电荷，因此可防止电流流入位线(BL24)。
-
公开(公告)号：CN1453797A
公开(公告)日：2003-11-05
申请号：CN03122418.0
申请日：2003-04-25
Applicant: 松下电器产业株式会社
IPC: G11C17/18 , G11C11/413
CPC classification number: G11C7/22 , G11C8/08 , G11C17/12 , G11C2207/2281
Abstract: 提供一种半导体存储器，通过消除由存储单元的截止泄漏电流平稳地产生的位线的电流，可增加每根位线的存储单元数，实现存储单元阵列的大规模化，减小芯片面积。为此，设置源极线电位控制电路，将构成由行选信号选择出的存储单元的晶体管的源极电位设定为接地电位，将构成由行选信号变为非选择的存储单元的晶体管的源极电位设定为电源电位。由此，缩小构成非选择的存储单元的晶体管的源极和连接之间的电位差，消除泄漏电流。
-
Patent Agency Ranking
公开(公告)号：CN1438649A
公开(公告)日：2003-08-27
申请号：CN03104429.8
申请日：2003-02-13
Applicant: 松下电器产业株式会社
CPC classification number: G11C16/28 , G11C7/065 , G11C7/22 , G11C2207/2281
Abstract: 本发明公开了一种非易失性半导体存储器件及其数据读出方法，在使用了差动传感放大电路的动态传感传感方式的非易失性半导体存储器件中，即使让传感放大电路的起动时刻拖后，也能高精度地从存储单元中读出数据来。通过字线WL将存储单元1接到位线BL0上，同时通过基准用字线RWL将基准单元2接到互补位线BL1上，由传感放大器SA放大该位线BL0及互补位线BL1间的电位差，在从存储单元1中读出数据的时候，在刚开始读出那一数据的时候由预充电电路4将两条位线BL0、BL1都预充电到规定的电位上，在包括该预充电的那一段时间及其之后或者在预充电结束之后，由位线电流供给电路3向位线BL0及互补位线BL1提供等量的电流。
-
公开(公告)号：CN1677820B
公开(公告)日：2010-05-05
申请号：CN200510062664.1
申请日：2005-03-31
Applicant: 松下电器产业株式会社
IPC: H02M3/07
CPC classification number: H02M3/073 , H02M2003/075 , H02M2003/077
Abstract: 本发明公开了一种基于多相时钟进行操作的升压电路。振荡电路(10)输出相位不同的振荡时钟(100)，以及四相时钟产生电路(20)基于振荡时钟(100)之间的相位差，产生四相时钟(200)。四相时钟传送控制电路(50)根据信号CP_EN来控制是否传送所述四相时钟(200)，以及激励电路(60)基于传送的四相时钟，产生一升压电压。四相时钟(200)中包括的时钟之间的延迟时间周期Tos是基于所述振荡时钟(100)之间的相位差来产生的，以及因此总是与振荡时钟(100)的周期(Tosc)成正比例关系。因而，即使周期(Tosc)由于操作条件而改变，以及因此可以唯一地确定电荷传送时间周期(Ttr)。
-
公开(公告)号：CN100472655C
公开(公告)日：2009-03-25
申请号：CN200610071668.0
申请日：2006-03-30
Applicant: 松下电器产业株式会社
CPC classification number: G11C16/102 , G11C16/30
Abstract: 即使擦除单位区域之间重写操作的次数不同，也可以提高所有擦除单位区域的重写操作的次数。闪存EEPROM 100包括修整值储存区域130，其用于储存对应于存储单元阵列110中包括的每个擦除单位区域120的修整值。在对特定擦除单位区域120进行擦除操作和写入操作时，调节电路150将增压电路140增压的电压转换为对应于擦除单位区域120的修整值的电平。在由于重写操作次数增加而使读出确定电路170检测出异常时，将修整值更新为使调节电路150提高输出电压的值。
-
公开(公告)号：CN1219352C
公开(公告)日：2005-09-14
申请号：CN02156091.9
申请日：2002-12-16
Applicant: 松下电器产业株式会社
CPC classification number: H02M3/073 , H02M2003/075
Abstract: 一种放大电路，用于不挥发性半导体存储器或集成电路。它即使是在使用低电压电源而使放大时钟信号的振幅变小时，也确保正常的放大操作而维持电流的供应能力。在放大元件14内配置电压复原电路4，它从设置在放大电路14上的复原端子R接收栅极电压复原信号。该复原信号，放大电压从高电压向低电压骤然变迁的时候，或者是电源瞬时停止后再起动时被激活。电压复原电路4，在上述栅极电压复原信号处于激活状态时，将电荷传送晶体管M1的栅极端子接地，将电荷传送晶体管M1的栅极电位Vg复原到接地电位Vss。因此，即使是开关晶体管M2常处于切断状态，可防止电荷传送晶体管M1栅极上高电压残存的原因的放大操作的不适合。
-
公开(公告)号：CN1181493C
公开(公告)日：2004-12-22
申请号：CN99805064.4
申请日：1999-04-20
Applicant: 松下电器产业株式会社
IPC: G11C11/407
CPC classification number: G11C8/14 , G11C8/12 , G11C11/4087
Abstract: 一种半导体存储装置，设置各自带有分层型字线构成的4个存储组(10-13)。在各存储组中在固定了主字线的选择的情况下可以改变激活的副字线及列选择线，在上述控制分组(PKT)指定特定的模式时模式判定器(15)在固定了每个存储组的主字改变使能(MEN0-3)信号的逻辑电平的情况下生成每个存储组的副字改变使能(SEN0-3)信号及每个存储组的列改变使能(CEN0-3)信号的各自的上升沿。由此提高了各存储组的行存取速度。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.025 seconds)
