中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

48 records (took 0.03 seconds)

    半导体集成电路
    42.
    发明授权
    半导体集成电路 失效 转让

    公开(公告)号：CN100340062C

    公开(公告)日：2007-09-26

    申请号：CN200480000034.5

    申请日：2004-02-19

    Applicant: 松下电器产业株式会社

    Inventor： 崎山史朗 ,  木下雅善 ,  炭田昌哉

    IPC: H03K17/687 ,  H03K19/094 ,  H01L27/088

    CPC classification number: G05F1/565 ,  H03K19/00384

    Abstract: 一种半导体集成电路，主电路(2)由源极和基板电位分离的MOS晶体管构成。基板电位控制电路(1)，控制主电路(2)的MOS晶体管的基板电位，以便使构成主电路(2)的MOS晶体管的实际饱和电流值，成为在主电路(2)的动作电源电压(Vdd)之下的目标饱和电流值(Ids)。所以，即使半导体集成电路的动作电源电压成为低电压化，也能抑制动作速度的离差。

    半导体集成电路
    43.
    发明授权
    半导体集成电路 失效 转让

    公开(公告)号：CN100340060C

    公开(公告)日：2007-09-26

    申请号：CN200410064106.4

    申请日：2004-08-19

    Applicant: 松下电器产业株式会社

    Inventor： 和田享 ,  炭田昌哉

    IPC: H03K3/037

    Abstract: 一种半导体集成电路，包括锁存电路，保持电路和反馈电路。其中存电路把输入数据信号、时钟信号和反馈信号输入其中，并且输出输出数据信号；保持电路保持输出数据信号；反馈电路把输入数据信号和输出数据信号输入其中，由此基于输入数据信号和输出数据信号的逻辑组合产生反馈信号，其中锁存电路的内部操作通过反馈信号被接通/断开。

    半导体集成电路
    44.
    发明公开
    半导体集成电路 失效 转让

    公开(公告)号：CN1909232A

    公开(公告)日：2007-02-07

    申请号：CN200610108488.5

    申请日：2006-08-01

    Applicant: 松下电器产业株式会社

    Inventor： 炭田昌哉

    IPC: H01L27/04

    CPC classification number: H01L27/0928 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: 提供一种半导体集成电路，包括：第1极性(P)的第1基板(PWELL1)，其被赋予第1基板电位(VBN1)；第1极性(P)的第2基板(PWELL2)，其被赋予与第1基板电位(VBN1)不同的第2基板电位(VBN2)和与第1极性(P)不同的第2极性(N)的第3基板(NWELL)，第1基板(PWELL1)与形成于该基板(PWELL1)上的MOSFET的源极所连接的电源或地分离，第3基板(NWELL)在第1基板(PWELL1)与第2基板(PWELL2)之间与第1及第2基板(PWELL1、PWELL2)相邻配置，在第3基板(NWELL)上形成有电路元件。

    半导体集成电路
    45.
    发明公开
    半导体集成电路 失效 转让

    公开(公告)号：CN1728381A

    公开(公告)日：2006-02-01

    申请号：CN200510087187.4

    申请日：2005-07-27

    Applicant: 松下电器产业株式会社

    Inventor： 炭田昌哉

    IPC: H01L27/02

    CPC classification number: H01L27/0921 ,  H01L27/0207 ,  H03K19/00315

    Abstract: 根据本发明的半导体集成电路包括：MOS基底，具有相互分开的基底区域(MOS)和源极区域；伪MOS电路，与该MOS电路基底分离，并具有相互分开的基底区域(伪)和源极区域(伪)；基底电压产生电路，用于产生要施加到该基底区域(MOS)和基底区域(伪)上的基底电压；比较电路，用于测量该伪MOS基底中产生的电流，其中基底区域(伪)与源极区域(伪)的面积比基本上等于基底区域(MOS)与源极区域(MOS)的面积比。

    存储装置
    46.
    发明公开
    存储装置 失效 转让 复审申请

    公开(公告)号：CN1519852A

    公开(公告)日：2004-08-11

    申请号：CN03165015.5

    申请日：2003-09-12

    Applicant: 松下电器产业株式会社

    Inventor： 炭田昌哉

    IPC: G11C7/00 ,  G11C11/40

    CPC classification number: G11C8/16

    Abstract: 本发明提供了至少一条读取字线15、16和17，用于将读取控制信号发送的存储器单元、至少一条读取位线18、19和20，用于根据对与读取字线相对应的读取控制信号的启动，将存储器单元的信息发送到外部、至少一条写入字线11和12，用于将写入控制信号发送到存储器单元、和至少一条写入位线13和14，用于根据对与写入字线相对应的写入控制信号的启动，将外部信息发送到存储器单元，其中，尽可能交替地提供读取位线和写入位线，并且控制读取控制信号和写入控制信号，以便不同时启动它们。

    半导体集成电路装置
    47.
    发明公开
    半导体集成电路装置 失效 转让

    公开(公告)号：CN1497725A

    公开(公告)日：2004-05-19

    申请号：CN200310102465.X

    申请日：2003-10-21

    Applicant: 松下电器产业株式会社

    Inventor： 炭田昌哉 ,  崎山史朗 ,  木下雅善

    IPC: H01L27/092 ,  H01L29/78

    Abstract: 一种半导体集成电路装置，可控制MOSFET的衬底电压，以使MOSFET的亚阈值区域或饱和区域的某任意栅极电压值的漏极电流消除温度依存性、工艺偏差依存性，谋求动作稳定性的提高。其包括：集成电路主体(16A)；监视装置(15A)；衬底电压调节装置(14A)，其中，监视器装置(15A)包括：恒流源(12A)；和所述多个MOSFET在同一衬底上形成的监视用MOSFET(11A)，衬底电压调节装置(14A)包括：在接地电位上连接监视用MOSFET(11A)的漏极端子和集成电路主体(16A)的多个MOSFET的漏极端子的状态下将监视用MOSFET(11A)的源极电位和预先决定的基准电位比较的比较装置(13A)，将基于采用比较装置(13A)的比较结果输出的输出电压反馈到监视用MOSFET(11A)的衬底电压中。

Patent Agency Ranking