公开(公告)号：CN1612088A

公开(公告)日：2005-05-04

申请号：CN200410087106.6

申请日：2004-10-27

Applicant: 松下电器产业株式会社

Inventor： 竹岁修 ,  田中功 ,  和田享

IPC: G06F1/32 ,  G06F15/76

CPC classification number: G06F1/3203 ,  G06F9/30181 ,  G06F9/30189 ,  G06F9/3836 ,  G06F9/3885 ,  Y02D10/126

Abstract: 为了减小一个包括多个处理器的处理器系统的功耗，而不使处理能力降级，一个CPU检测加到指令代码的方式设置信息，并且分别向一个时钟控制部分和一个电源电压控制部分输出一个时钟控制信号和一个电源电压控制信号。当多个处理引擎并行执行一条指令时，供给具有比预定频率低的频率的时钟信号和比预定电压低的电源电压。结果，使功耗减小，并且通过并行执行而保持处理能力。

公开(公告)号：CN100340060C

公开(公告)日：2007-09-26

申请号：CN200410064106.4

申请日：2004-08-19

Applicant: 松下电器产业株式会社

Inventor： 和田享 ,  炭田昌哉

IPC: H03K3/037

Abstract: 一种半导体集成电路，包括锁存电路，保持电路和反馈电路。其中存电路把输入数据信号、时钟信号和反馈信号输入其中，并且输出输出数据信号；保持电路保持输出数据信号；反馈电路把输入数据信号和输出数据信号输入其中，由此基于输入数据信号和输出数据信号的逻辑组合产生反馈信号，其中锁存电路的内部操作通过反馈信号被接通/断开。

公开(公告)号：CN101404571A

公开(公告)日：2009-04-08

申请号：CN200810168951.4

申请日：2008-09-26

Applicant: 松下电器产业株式会社

Inventor： 和田享 ,  炭田昌哉

IPC: H04L7/00

Abstract: 本发明提供一种半导体集成电路以及使用该半导体集成电路的装置。在具备发送所得到的外部数据信号DIN的发送电路的半导体集成电路中，如下构成发送电路。即，在发送电路中设置：输入基准时钟CK，并与基准时钟CK同步，保持外部数据信号DIN的发送用双稳态多谐振荡器电路；将基准时钟CK分频至n/m倍(m、n为2以上的整数且n＞m)后输出的分频电路；传送发送用双稳态多谐振荡器保持的数据信号的数据信号用缓冲器电路；和传送分频电路的输出的时钟用缓冲器电路。

公开(公告)号：CN101114831A

公开(公告)日：2008-01-30

申请号：CN200710136332.2

申请日：2007-07-24

Applicant: 松下电器产业株式会社

Inventor： 和田享

IPC: H03K19/00 ,  H03K3/011 ,  H03K17/14

CPC classification number: H03L7/0812

Abstract: 一或多个组合电路连接至一或多个触发器电路。一或多个时钟缓冲器向所述触发器电路提供时钟。控制电路相互独立地控制所述触发器电路的延迟时间和所述组合电路的延迟时间。

公开(公告)号：CN1322397C

公开(公告)日：2007-06-20

申请号：CN200410087106.6

申请日：2004-10-27

Applicant: 松下电器产业株式会社

Inventor： 竹岁修 ,  田中功 ,  和田享

IPC: G06F1/32 ,  G06F15/76

CPC classification number: G06F1/3203 ,  G06F9/30181 ,  G06F9/30189 ,  G06F9/3836 ,  G06F9/3885 ,  Y02D10/126

Abstract: 为了减小一个包括多个处理器的处理器系统的功耗，而不使处理能力降级，一个CPU检测加到指令代码的方式设置信息，并且分别向一个时钟控制部分和一个电源电压控制部分输出一个时钟控制信号和一个电源电压控制信号。当多个处理引擎并行执行一条指令时，供给具有比预定频率低的频率的时钟信号和比预定电压低的电源电压。结果，使功耗减小，并且通过并行执行而保持处理能力。

公开(公告)号：CN1585268A

公开(公告)日：2005-02-23

申请号：CN200410064106.4

申请日：2004-08-19

Applicant: 松下电器产业株式会社

Inventor： 和田享 ,  炭田昌哉

IPC: H03K3/037

CPC classification number: H03K3/356139 ,  H03K3/012 ,  H03K3/356173

Abstract: 一种半导体集成电路，包括锁存电路，保持电路和反馈电路。其中锁存电路把输入数据信号、时钟信号和反馈信号输入其中，并且输出输出数据信号；保持电路保持输出数据信号；反馈电路把输入数据信号和输出数据信号输入其中，由此基于输入数据信号和输出数据信号的逻辑组合产生反馈信号，其中锁存电路的内部操作通过反馈信号被接通/断开。