公开(公告)号：CN116738925B

公开(公告)日：2023-11-03

申请号：CN202311009100.6

申请日：2023-08-11

Applicant: 中科亿海微电子科技(苏州)有限公司

Inventor： 刘洋 ,  杨沛宇 ,  蔡刚 ,  魏育成

IPC: G06F30/392 ,  G06F30/347 ,  G06F30/3315 ,  G06F30/337

Abstract: 本发明提供了一种FPGA详细布局方法及系统，通过划分一定区域所覆盖的坐标位置来为关键路径上的每个节点选择候选位置集合，进而根据关键路径的节点走向构建有向层次图，为动态规划搜索最短路径提供了可能。通过使用动态规划搜索最短路径的方法，解决了模拟退火详细布局运行时间长、容易陷入局部最优的问题，并提高了详细布局的质量。

公开(公告)号：CN116976258A

公开(公告)日：2023-10-31

申请号：CN202311011590.3

申请日：2023-08-10

Applicant: 无锡中微亿芯有限公司

Inventor： 虞健 ,  刘双 ,  惠锋 ,  黄宏赟 ,  王新晨

IPC: G06F30/343 ,  G06F30/347 ,  G06F30/327

Abstract: 本申请公开了一种考虑建立时间和保持时间的布局方法，涉及FPGA技术领域，该布局方法在现有解析式布局算法的基础上进行优化，通过预先分析用户输入网表来确定可能存在建立时间风险和保持时间风险的目标优化路径，据此对抽象得到的网表模型中的边进行权重调整，使得基于网表模型构建的力导向布局算法模型在进行求解过程中，能够在不同边的不同权重的影响下倾向性地得到能够一并解决建立时间问题和保持时间问题的布局结果，无需再后续进行迭代优化调整，有利于提高布局效率，减小FPGA芯片的设计耗时。

公开(公告)号：CN116911227A

公开(公告)日：2023-10-20

申请号：CN202311139513.6

申请日：2023-09-05

Applicant: 苏州异格技术有限公司

Inventor： 请求不公布姓名

IPC: G06F30/347 ,  G06F30/343

Abstract: 本发明涉及集成电路技术领域，公开了一种基于硬件的逻辑映射方法、装置、设备及存储介质，方法包括：获取集成电路的硬件结构及硬件结构对应的门级网表；将硬件结构抽象为对应的基本数据类型，生成组合判断条件；对门级网表中的每个节点进行划分，获得每个节点对应的多个划分结果；分别获取每个划分结果的评价属性后，将每个节点中预设数目的符合合并条件的划分结果合并为对应节点的划分结果集合；将门级网表中符合组合判断条件的划分结果集合映射为一个多输出查找表电路。本发明通过在划分阶段找到对应多输出LUT的划分，将门级网表直接映射为多输出LUT，在整体的划分上更贴合网表的实际布局情况，提高整体性能，更利于后期的布局布线工作。

公开(公告)号：CN115758987B

公开(公告)日：2023-10-20

申请号：CN202211483513.3

申请日：2022-11-24

Applicant: 杭州爱芯元智科技有限公司

Inventor： 朱学亮

IPC: G06F30/398 ,  G06F30/34 ,  G06F30/347 ,  H04N17/00

Abstract: 本申请提供一种视频输入接口验证系统及验证方法，其中视频输入接口验证系统包括：验证激励产生模块，用于在对视频输入接口控制模块进行验证的第一视频数据中叠加验证激励，并将叠加有验证激励的第二视频数据输入视频输入接口控制模块；视频输入接口控制模块，用于接收验证激励产生模块发送的第二视频数据，然后对第二视频数据进行去激励处理后生成第三视频数据，并将第三视频数据输出至验证模块；验证模块，用于接收第三视频数据，并获取对视频输入接口控制模块的验证结果。通过验证激励产生模块对视频数据叠加的验证激励来验证视频输入接口控制模块对验证激励的去除能力，这极大提升了视频输入接口验证过程中的场景覆盖率。

公开(公告)号：CN116842885A

公开(公告)日：2023-10-03

申请号：CN202310905867.0

申请日：2023-07-21

Applicant: 上海思尔芯技术股份有限公司

Inventor： 陈凯 ,  肖慧 ,  张吉锋 ,  邵中尉

IPC: G06F30/343 ,  G06F30/347

Abstract: 本发明公开了一种逻辑复制中坏pin的预处理方法及装置，包括：获取多个具有复制逻辑模块的FPGA，每个具有复制逻辑模块的FPGA均包括多个引脚；使用边缘检测法对具有复制逻辑模块的FPGA中的引脚进行检测，获取每个具有复制逻辑模块的FPGA中损坏的引脚，并进行记录；根据所有的具有复制逻辑模块的FPGA中损坏的引脚，构建损坏引脚集合；对损坏引脚集合进行预处理，以保障具有复制逻辑模块的FPGA的正常运行。本发明能够保证逻辑复制的正常进行，并节约重复处理的时间。

公开(公告)号：CN116738910A

公开(公告)日：2023-09-12

申请号：CN202310769390.8

申请日：2023-06-27

Applicant: 京微齐力(北京)科技股份有限公司

Inventor： 杨堃

IPC: G06F30/347 ,  G06F115/08

Abstract: 一种FPGA芯片。所述FPGA芯片包括绕线资源、逻辑资源以及IP模块，其特征在于，所述FPGA芯片还包括第一连接模块组，所述第一连接模块组包括多个连接模块；所述第一连接模块组中的各连接模块分别位于不同的绕线资源和IP模块之间，且各连接模块分别与其相邻的绕线资源以及其相邻的IP模块电连接；除所述第一连接模块组中的第一个连接模块以及最后一个连接模块之外的各连接模块分别与其两侧相邻的连接模块电连接；各连接模块分别用于从与其电连接的绕线资源、IP模块以及下级连接模块接收数据，以及向与其电连接的绕线资源、IP模块以及上级连接模块发送数据。

公开(公告)号：CN116306431B

公开(公告)日：2023-09-12

申请号：CN202310581194.8

申请日：2023-05-23

Applicant: 中科亿海微电子科技(苏州)有限公司

Inventor： 曲志明 ,  刘洋 ,  杨沛宇

IPC: G06F30/347 ,  G06F111/06

Abstract: 本发明提供了一种基于模块与数据流的FPGA布局方法及装置，属于FPGA布局领域，通过发现逻辑单元名称具有层次化后，将逻辑单元按照名称进行模块化后，通过数据流的连接关系，确定出模块之间的连接权重，然后使用模拟退火算法对模块的位置进行布局，在确定出模块的位置以后，再对模块内部进行布局，模块内部的逻辑单元也是按照数据流向来布局。使用本发明的方法进行布局后，再通过微调使布局更加合理。使用本发明的方法可以实现运行速度平均下降20%，时序性能上升10%的优良效果。

公开(公告)号：CN116629190A

公开(公告)日：2023-08-22

申请号：CN202310896666.9

申请日：2023-07-21

Applicant: 西安智多晶微电子有限公司

Inventor： 张东晓 ,  贾弘翊 ,  韦嶔 ,  张红荣

IPC: G06F30/392 ,  G06F30/398 ,  G06F30/347

Abstract: 本发明公开了一种基于元胞自动机和禁忌搜索的FPGA布局方法，包括：获取FPGA和包括节点和节点的拓扑关系的网表；将FPGA划分为多个元胞；根据元胞和节点生成包括各元胞的状态和属性的初始解；状态指元胞是否被节点占用；计算布局初始解的造价值，得到初始造价值；根据初始解、禁忌条件、邻居元胞和元胞状态转移条件，进行目标元胞状态和属性的改变，根据此改变确定候选解，计算候选解的造价值；当候选解的造价值大于初始造价值时，采用候选解和候选解的造价值分别更新初始解和初始造价值，得到更新后的初始解和更新后的初始造价值后，继续确定候选解直至得到对FPGA布局的解；当候选造价值小于或等于初始造价值时，继续确定候选解直至得到对FPGA布局的解。

公开(公告)号：CN116484799A

公开(公告)日：2023-07-25

申请号：CN202310224377.4

申请日：2023-03-07

Applicant: 上海立芯软件科技有限公司

Inventor： 曾铮 ,  邹鹏 ,  蒋宁欢

IPC: G06F30/398 ,  G06F30/347 ,  G06F30/392

Abstract: 本申请公开一种芯片布局合法化检测方法、装置、电子设备及存储介质，所述方法包括：获取各单元对应的待检测边缘信息，并确定所述待检测边缘信息对应的边缘范围；根据所述边缘范围，确定检测窗口；根据所述检测窗口，确定各所述检测窗口内的单元分布信息，并根据所述单元分布信息，确定芯片布局合法化检测结果。通过获取芯片中各单元对应的待检测边缘信息确定相应的边缘范围，进而对各单元生成相应的检测窗口，检测窗口可确定相应范围内的单元分布信息，进而确定芯片单元布局的合法化检测结果，可提升针对单元边缘违规现象的芯片布局合法化检测的有效性及效率。

公开(公告)号：CN116263858A

公开(公告)日：2023-06-16

申请号：CN202310282176.X

申请日：2023-03-17

Applicant: 山东高云半导体科技有限公司

Inventor： 魏山菊 ,  王兴刚 ,  闵祥伟 ,  李海波 ,  王铜铜 ,  范召 ,  宋国民

IPC: G06F30/347 ,  G06F30/327

Abstract: 本文公开一种生成码流文件的方法、装置、计算机存储介质及终端，包括：对现场可编程门阵列(FPGA)中的模块，根据数据在模块中的时序要求的数值确定模块的先后排序；根据确定的模块的先后排序，逐个进行模块的逻辑综合、布局和布线处理；所有模块的逻辑综合、布局和布线处理均完成后，执行生成码流文件的处理。本发明实施例根据时序要求的数值分析模块的时序权重值，以模块为处理单元，依据各模块时序权重值确定FPGA中包含的模块的先后顺序，基于确定的先后顺序对各个模块分别进行逻辑综合、布局和布线处理；提高了逻辑资源分配的合理性，保证了关键的时序模块对逻辑资源使用的优先级，提高了芯片的设计质量和设计效率。