公开(公告)号：CN101661934A

公开(公告)日：2010-03-03

申请号：CN200910150016.X

申请日：2009-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李介文

IPC: H01L27/085 ,  H01L29/772 ,  H01L29/06 ,  H01L21/8232 ,  H01L21/335 ,  H01L21/762 ,  H01L21/28

CPC classification number: H01L29/66628 ,  H01L29/6659 ,  H01L29/7834 ,  H01L29/785

Abstract: 本发明公开了一种仅有顶部沟道的鳍式场效晶体管(以下简称为finFET)器件。此处所述的方法和器件提供了与finFET工艺流程兼容的本位(native)器件。在用于形成器件的沟道区的鳍的顶部形成栅极。在一个实施例中，仅在沟道的一侧(比如，鳍的顶部)设置栅极。包含沟道的鳍的侧壁可以紧靠隔离结构。在一个实施例中，在鳍之间形成隔离结构，为栅极的形成设置一个平坦的表面。

公开(公告)号：CN217641333U

公开(公告)日：2022-10-21

申请号：CN202221758881.X

申请日：2022-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪道一 ,  林文傑 ,  李介文 ,  陈国基

IPC: H01L27/02

Abstract: 一种静电放电侦测电路以及箝位电路，静电放电(ESD)箝位电路具有连接在第一端与第二端之间的ESD侦测电路，ESD侦测电路具有第一输出节点及第二输出节点。ESD侦测电路用以回应于ESD事件在第一及第二输出节点输出相应的第一及第二控制信号。放电电路包括具有源极、漏极及栅极的p型晶体管。栅极连接至第一输出节点。n型晶体管具有源极、漏极及栅极。栅极连接至该第二输出节点。漏极连接至p型晶体管的漏极。放电电路用以建立自第一端穿过p型晶体管及n型晶体管至第二端的第一ESD放电路径，且进一步建立与第一ESD放电路径平行的第二ESD放电路径。第二ESD放电路径包括寄生硅控整流器。