-
公开(公告)号:CN205428936U
公开(公告)日:2016-08-03
申请号:CN201521006351.X
申请日:2015-12-08
Applicant: 北京华进创威电子有限公司 , 中国科学院半导体研究所
IPC: H01L29/66 , H01L29/06 , H01L29/739
Abstract: 本申请公开了一种氮化镓基绝缘栅双极晶体管,该氮化镓基绝缘栅双极晶体管从下至上依次包括:集电极金属层、P+氮化镓衬底、N-型氮化镓漂移层、P+氮化镓注入区、N+氮化镓注入区、SiO2介质层、栅极金属层、SiO2介质层和发射极金属层。该晶体管的制造工艺过程简单、重复性好、可靠性高。经过合理的外延层结构设计与合适的注入掺杂,实现了氮化镓基绝缘栅双极晶体管所需的基本材料结构。此外,该晶体管保证了器件具有很高的击穿电压与通态电流。
-
公开(公告)号:CN205231071U
公开(公告)日:2016-05-11
申请号:CN201521006533.7
申请日:2015-12-08
Applicant: 北京华进创威电子有限公司 , 中国科学院半导体研究所
IPC: H01L29/778 , H01L21/335
Abstract: 本申请公开了一种垂直型氮化镓功率开关器件,该开关器件包括:衬底a;N型重掺杂氮化镓层b;电流窗口层c;非故意掺杂高迁移率氮化镓层d;氮化铝插入层e;非有意掺杂铝镓氮势垒层f;欧姆接触源极Source;欧姆接触漏极Drain;肖特基接触栅极Gate。本申请的开关器件具有两个高阻区HR-GaN做为电流阻挡区,电流窗口区g作为垂直的电流通道,可以实现垂直型氮化镓基功率器件,漏极和其它电极(栅极、漏极)不在一个平面上,这样可以避免在材料表面形成高场区,导致表面漏电、表面击穿、虚栅效应引起的电流崩塌等问题;同时,可以减小器件的尺寸,提高晶圆的利用率。
-
公开(公告)号:CN204441290U
公开(公告)日:2015-07-01
申请号:CN201520005583.7
申请日:2015-01-06
Applicant: 北京华进创威电子有限公司 , 中国科学院半导体研究所
IPC: H01L29/06 , H01L29/778
Abstract: 本实用新型公开了一种InxAl1-xN/AlN 复合势垒层氮化镓基异质结高电子迁移率晶体管结构,包括:一衬底;一成核层,该成核层制作在衬底上,该成核层的厚度为0.01-0.60μm;一高阻层,该高阻层制作在成核层上面;一高迁移率层,该高迁移率层制作在高阻层上面;一InxAl1-xN/AlN复合势垒层,该复合势垒层制作在高迁移率层上面;一氮化镓帽层,该氮化镓帽层制作在InxAl1-xN/AlN复合势垒层上面,厚度为1-5nm。通过引入高铝组分的InxAl1-xN/AlN 复合势垒层,即使在复合势垒层较薄时,仍具有更高的二维电子气面密度,约为相同条件下传统铟铝氮/氮化镓高电子迁移率晶体管结构的1.5-2倍。
-
公开(公告)号:CN217546003U
公开(公告)日:2022-10-04
申请号:CN202221715744.8
申请日:2022-06-29
Applicant: 中国科学院半导体研究所
Abstract: 本实用新型提供一种超宽带功率放大器,包括:晶体管M1,源极接地,栅极作为输入端,漏极作为输出端;输入匹配电路,接收射频输入信号,用于将功率放大器的输入阻抗与射频源的输出阻抗匹配;栅极偏置电路,用于对晶体管M1的栅极进行直流供电,控制晶体管的电学偏置状态;漏极偏置电路,用于控制晶体管的漏极偏置电压,并给功率放大器的电路提供直流功率;输出匹配电路,一端与晶体管M1的漏极相连,另一端连接外接负载,用于将功率放大器的输出阻抗与外接负载的阻抗相匹配;以及负反馈电路,一端与晶体管M1的漏极相连,另一端与晶体管M1的栅极相连,用于对晶体管的输出信号进行分压并反馈至晶体管M1的输入端侧,以改善功率放大器电路的增益平坦度。
-
公开(公告)号:CN204441292U
公开(公告)日:2015-07-01
申请号:CN201520005486.8
申请日:2015-01-06
Applicant: 北京华进创威电子有限公司 , 中国科学院半导体研究所
IPC: H01L29/778 , H01L29/10 , H01L29/06 , H01L29/20
Abstract: 本实用新型公开了一种氮化铟沟道层氮化镓基高电子迁移率晶体管结构,包括:一衬底;一成核层,该成核层制作在所述衬底上,该成核层的厚度为0.01-0.60μm;一缓冲层,该缓冲层制作在所述成核层上面;一氮化铟沟道层,该氮化铟沟道层制作在所述缓冲层上面,厚度为0.6-5nm;一氮化铝插入层,该氮化铝插入层制作在所述氮化铟沟道层上面,厚度为0.7-5nm;一势垒层,该势垒层制作在所述氮化铝插入层上面;一氮化镓帽层,该氮化镓帽层制作在所述势垒层上面,厚度为1-5nm。通过引入氮化铟沟道层,形成限制沟道电子的背势垒,提高对二维电子气限制能力,提高栅调控能力,降低缓冲层漏电,抑制器件的短沟道效应。
-
-
-
-