电阻变化型非易失性存储元件的写入方法

    公开(公告)号:CN103081019B

    公开(公告)日:2015-08-19

    申请号:CN201280001911.5

    申请日:2012-08-09

    Abstract: 本发明的电阻变化型非易失性存储元件的写入方法具有:基于第一电极(1),对第二电极(2)施加负第一电压,而使电阻变化层(3)成为低电阻状态的步骤(S11);以及使电阻变化层(3)成为高电阻状态的步骤(S12)。其中,使电阻变化层(3)成为高电阻状态的步骤(S12)具有:基于第一电极(1)对第二电极(2)施加正的第二电压的步骤(S121);在基于第一电极(1)对第二电极(2)施加正的第二电压步骤(S121)之后,通过基于第一电极(1),对第二电极施加使电阻变化层(3)从高电阻状态变化为低电阻状态的比负的阈值电压的绝对值小的负的第三电压,从而使电阻变化层(3)成为高电阻状态的步骤(S122)。

    非易失性存储装置以及非易失性数据记录介质

    公开(公告)号:CN101627438B

    公开(公告)日:2013-10-09

    申请号:CN200880007464.8

    申请日:2008-10-28

    Abstract: 本发明提供非易失性存储装置以及非易失性数据记录介质。在以往的ReRAM结构中,存在电阻值的保持时间短的问题,但若为了改善此保持特性而进行二阶段写入,则存在写入速度变慢的问题。本发明的非易失性存储装置,具备实行第一写入的第一写入电路和实行第二写入的第二写入电路。第一写入通过向非易失性存储元件施加第一电脉冲,非易失性存储元件的电阻值由第一电阻值变化到第二电阻值;通过施加与第一电脉冲相反极性的第二电脉冲,从第二电阻值变化到第一电阻值;通过向非易失性存储元件施加第三的电脉冲,非易失性存储元件的电阻值由第三电阻值变化到第四电阻值,通过施加与第三电脉冲同极性的第四电脉冲,从第四电阻值变化到第五电阻值。

    非易失性存储装置
    78.
    发明公开

    公开(公告)号:CN102612716A

    公开(公告)日:2012-07-25

    申请号:CN201180004518.7

    申请日:2011-10-26

    Abstract: 非易失性存储装置(800)具备电阻变化型的非易失性存储元件(100)和控制电路(810)。控制电路(810),判断高电阻状态下的非易失性存储元件(100)的电阻值是否为预先规定的阈值以上。并且,控制电路(810),在高电阻状态下的非易失性存储元件(100)的电阻值小于阈值的情况下,通过向非易失性存储元件(100)施加第一电压(VL1),从而使非易失性存储元件(100)从高电阻状态变化为低电阻状态。并且,控制电路(810),在高电阻状态下的非易失性存储元件(100)的电阻值为阈值以上的情况下,通过向非易失性存储元件(100)施加绝对值比第1电压(VL1)小的第2电压(VL2),从而使非易失性存储元件(100)从高电阻状态变化为低电阻状态。

Patent Agency Ranking