CAKE3D NAND存储器及其形成方法

    公开(公告)号:CN104124252B

    公开(公告)日:2017-02-15

    申请号:CN201410315890.5

    申请日:2014-07-03

    Abstract: 本发明公开了一种CAKE3D NAND存储器及其形成方法。其中方法包括:提供衬底;依次形成底层隔离层、底层选择管栅极层、多组交替的存储管隔离层和存储管栅极层、顶层隔离层和顶层选择管栅极层;刻蚀形成N个垂直孔,垂直孔的底部与衬底接触;在垂直孔的内表面上沉积形成电荷俘获复合层,然后填积多晶硅以形成柱状衬底;刻蚀隔离槽以将顶层选择管栅极层均分为N组、每组M个、共计M*N个相同的顶层选择管栅极单元;对M*N个顶层选择管栅极单元、底层选择管栅极层和多层存储管栅极层分别形成金属引线;形成与N个柱状衬底顶部分别相连的N条位线,以及形成源线。本发明的方法工艺简单,形成的CAKE3D NAND存储器具有存储密度高、编程效率和擦除效率高等优点。

    电路结构、人工神经网络及用电路结构模拟突触的方法

    公开(公告)号:CN105976022A

    公开(公告)日:2016-09-28

    申请号:CN201610267170.5

    申请日:2016-04-27

    Applicant: 清华大学

    CPC classification number: G06N3/063

    Abstract: 一种电路结构、人工神经网络及用电路结构模拟突触的方法,该电路结构,包括:多个电路单元,包括至少一个参考电路单元和至少一个执行电路单元,其中,所述参考电路单元包括参考电阻,所述参考电阻的第一端与至少一条第一信号线电连接,所述参考电阻的第二端与至少一条第二信号线电连接,所述执行电路单元包括阻变器件,所述阻变器件的第一端与至少一条第三信号线电连接,所述阻变器件的第二端与至少一条第四信号线电连接;所述参考电路单元和所述执行电路单元彼此对应,构成差值结构。该电路结构利用忆阻器的单边渐变特性实现了模拟突触抑制性和兴奋性的对称操作。

    感测电路、存储装置以及操作存储装置的方法

    公开(公告)号:CN105741877A

    公开(公告)日:2016-07-06

    申请号:CN201610048264.3

    申请日:2016-01-25

    Abstract: 本发明的实施例提供感测电路、存储装置以及操作该存储装置的方法。该感测电路包括:电源输入端;依次连接的输入节点、感测节点和输出节点;预充电电路,耦接在该电源输入端和该感测节点之间;隔断单元,耦接在该感测节点和该输入节点之间;以及输出单元,耦接到该感测节点,并且配置为根据该感测节点的电压而在该输出节点输出第一输出信号,其中,当该感测节点的电压小于设定阈值电平时,该第一输出信号为第一逻辑电平,当该感测节点的电压大于或等于该设定阈值电平时,该第一输出信号为第二逻辑电平,并且该隔断单元响应于该第一输出信号为该第一逻辑电平而截止,并且该隔断单元响应于该第一输出信号为该第二逻辑电平而导通。

    NAND存储器的多比特编程方法及装置

    公开(公告)号:CN105719694A

    公开(公告)日:2016-06-29

    申请号:CN201610046803.X

    申请日:2016-01-22

    Abstract: 提供了一种NAND存储器的多比特编程方法及装置。所述方法包括:将被编程的多比特数据写入数据锁存器组;将所述多比特数据从格雷码码字转换为加速编码码字;确定存储阵列中需要被编程的目标阈值电压大于预定电压的存储单元和目标阈值电压不大于所述预定电压的存储单元;将目标阈值电压大于所述预定电压的各所述存储单元预编程到中间态电压;对目标阈值电压不大于所述预定电压的各所述存储单元进行编程以及执行编程验证操作、锁存扫描操作以及确认扫描操作;对目标阈值电压大于所述预定电压的各所述存储单元进行编程以及执行编程验证操作、锁存扫描操作以及确认扫描操作。所述方法根据锁存器的结构重新设计编码,减少了编程过程中复杂的冗余操作的数量,因而可以加快编程的速度,降低功耗。

    一种解码型垂直栅3DNAND及其形成方法

    公开(公告)号:CN105529332A

    公开(公告)日:2016-04-27

    申请号:CN201610018226.3

    申请日:2016-01-12

    CPC classification number: H01L27/115 H01L29/42356

    Abstract: 本发明公开了一种解码型垂直栅3D NAND及其形成方法,该方法包括步骤:提供衬底;在衬底形成一层或多层半导体层;刻蚀一层或多层半导体层以形成多个沟槽;在多个沟槽内和横跨多个沟槽的顶部形成栅极结构;横跨多个沟槽的顶部形成多晶硅层;对栅极结构刻蚀多个栅极材料填充孔,对多晶硅层刻蚀源极材料填充孔;在源极材料填充孔和多个栅极材料填充孔内淀积电极材料。本发明具有如下优点:具有比BICS结构更好的竖直方向拓展潜力,层数的增加对于单个存储管的性能的影响相比垂直沟道的三维存储器小得多,而且这种结构在工艺上也更简便,减少了深沟刻蚀这一复杂耗时的步骤,整个工艺与目前的工艺技术完全兼容。

    石墨烯分布式放大器
    77.
    发明公开

    公开(公告)号:CN105391412A

    公开(公告)日:2016-03-09

    申请号:CN201510885765.2

    申请日:2015-12-04

    Applicant: 清华大学

    Abstract: 本发明公开了一种石墨烯分布式放大器,包括:栅传输线,其第一端为石墨烯分布式放大器的输入端,其第二端接栅极直流偏压;漏传输线,其第一端接漏极直流偏压,其第二端为石墨烯分布式放大器的输出端;以及多个相同的、顺次排列的石墨烯场效应管,其中,所有石墨烯场效应管的源极分别接地,栅极分别连接到栅传输线上,相邻两个石墨烯场效应管的两个栅极之间设有栅传输线电感,漏极分别连接到漏传输线上然后分别经过漏侧线电容接地,相邻两个石墨烯场效应管的两个漏极之间设有漏传输线电感。本发明具有如下优点:不采用外部电容,从而提升栅极人工传输线特征阻抗,特征阻抗增加引起增益成二次方增加,相比现有技术具有更高的增益效果。

    石墨烯分布式放大器
    78.
    发明公开

    公开(公告)号:CN104617892A

    公开(公告)日:2015-05-13

    申请号:CN201510088636.0

    申请日:2015-02-26

    Applicant: 清华大学

    Abstract: 本发明提出一种石墨烯分布式放大器,包括:栅传输线、漏传输线以及多个相同的、顺次排列的石墨烯场效应管,其中,栅传输线的第一端为放大器的输入端、第二端接栅极直流偏压,漏传输线的第二端为放大器的输出端、第二端接漏极直流偏压,栅、漏传输线的两端还分别设有LC匹配单元;其中,所有石墨烯场效应管的源极分别接地,所有石墨烯场效应管的栅极分别连接到栅传输线上然后分别经过栅侧线电容接地,相邻两个石墨烯场效应管的两个栅极之间设有栅传输线电感,所有石墨烯场效应管的漏极分别连接到漏传输线上然后分别经过漏侧线电容接地,相邻两个石墨烯场效应管的两个漏极之间设有漏传输线电感。本发明能够提高带宽、使得石墨烯放大器易于获得增益。

    阶梯型垂直栅NAND及其形成方法

    公开(公告)号:CN104392997A

    公开(公告)日:2015-03-04

    申请号:CN201410645124.5

    申请日:2014-11-12

    Applicant: 清华大学

    Abstract: 本发明提出一种阶梯型垂直栅NAND,具有存储密度更高,水平方向和竖直方向上的拓展性大等优点。其形成方法包括:提供衬底,形成底层隔离层,并交替沉积多层硅层和多层层间隔离层;刻蚀沟槽以形成多个条状堆叠结构,每个条状堆叠结构划分为存储管区、源端选择管区和位端选择管区;向条状堆叠结构的侧表面沉积氧化绝缘介质,然后将存储管区的氧化绝缘介质减薄;在存储管区的侧表面继续依次沉积氮化硅层和二氧化硅层;沉积栅极材料并进行刻蚀形成存储管栅极、源端选择管栅极和位端选择管栅极;在源端选择管区形成器件源端;在位端选择管区刻蚀台阶以使各个硅层露出;以及形成电极,完成电学连接。

    CAKE3DNAND存储器及其形成方法

    公开(公告)号:CN104124252A

    公开(公告)日:2014-10-29

    申请号:CN201410315890.5

    申请日:2014-07-03

    Applicant: 清华大学

    Abstract: 本发明公开了一种CAKE3D NAND存储器及其形成方法。其中方法包括:提供衬底;依次形成底层隔离层、底层选择管栅极层、多组交替的存储管隔离层和存储管栅极层、顶层隔离层和顶层选择管栅极层;刻蚀形成N个垂直孔,垂直孔的底部与衬底接触;在垂直孔的内表面上沉积形成电荷俘获复合层,然后填积多晶硅以形成柱状衬底;刻蚀隔离槽以将顶层选择管栅极层均分为N组、每组M个、共计M×N个相同的顶层选择管栅极单元;对M×N个顶层选择管栅极单元、底层选择管栅极层和多层存储管栅极层分别形成金属引线;形成与N个柱状衬底顶部分别相连的N条位线,以及形成源线。本发明的方法工艺简单,形成的CAKE3D NAND存储器具有存储密度高、编程效率和擦除效率高等优点。

Patent Agency Ranking