公开(公告)号：CN107055460A

公开(公告)日：2017-08-18

申请号：CN201610867595.X

申请日：2016-09-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾李全 ,  谢元智 ,  吴常明 ,  刘世昌

IPC: B81C1/00 ,  B81B7/02

CPC classification number: B81B3/001 ,  B81C1/0092 ,  B81C1/00936 ,  B81C1/00944 ,  B81C1/00952 ,  B81C1/0096 ,  B81C1/00984 ,  B81C1/00992 ,  B81C2201/0132 ,  B81C2201/056 ,  B81C1/00912 ,  B81B7/02

Abstract: 本发明涉及形成一种制造微电子机械系统(MEMS)器件的方法。在第一衬底的第一侧中形成多个开口。在该衬底的第一侧上方形成介电层。介电层的多个部段填充开口。第一衬底的第一侧粘合至包括空腔的第二衬底。执行粘合使得介电层的部段设置在空腔上方。第一衬底的设置在空腔上方的一部分转化成MEMS器件的多个可移动的组件。可移动的组件与介电层物理接触。随后，在没有使用液态化学品的情况下去除介电层的一部分。本发明的实施例还提供了另一种制造微电子机械系统(MEMS)器件的方法以及一种装置。

公开(公告)号：CN107037094A

公开(公告)日：2017-08-11

申请号：CN201610848816.9

申请日：2016-09-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林诗玮 ,  吴常明 ,  曾李全 ,  刘世昌

IPC: G01N27/30 ,  G01N27/414

CPC classification number: G01N27/4145 ,  G01N27/30 ,  G01N27/414

Abstract: 提供了半导体结构及其形成方法。该半导体结构包括：衬底；栅极结构，位于衬底的第一表面上方；以及源极区域和漏极区域，在衬底中与栅极结构相邻。该半导体结构还包括：沟道区域，夹置在源极区域和漏极区域之间并且位于栅极结构下方。该半导体结构还包括：第一层，位于衬底的与第一表面相对的第二表面上方；以及第二层，位于第一层上方。该半导体结构还包括：感应膜，位于沟道区域上方以及第一层和第二层的至少一部分上方；以及阱，位于感应膜上方并切断第一层和第二层。

公开(公告)号：CN107017338A

公开(公告)日：2017-08-04

申请号：CN201611255244.X

申请日：2016-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  刘世昌 ,  徐晨佑 ,  沈桂弘

IPC: H01L43/08 ,  H01L43/12 ,  H01L27/22

Abstract: 本揭露涉及一种半导体结构和其形成方法。本揭露提供一种半导体结构，其包括一第N金属层，在一晶体管区上方，其中N是一自然数；以及一底部电极，在所述第N金属层上方。所述底部电极包含一底部部分，具有一第一宽度并且位于一底部电极通路BEVA中，所述第一宽度在所述BEVA的一顶部表面测量；以及一上方部分，具有一第二宽度并且位于所述底部部分上方。所述半导体结构也包括一磁性穿隧结MTJ层，具有一第三宽度并且位于所述上方部分上方；一顶部电极，在所述MTJ层上方；以及一第(N+1)金属层，在所述顶部电极上方。所述第二宽度大于所述第一宽度。

公开(公告)号：CN103545357B

公开(公告)日：2017-07-11

申请号：CN201310286503.5

申请日：2011-07-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭俊聪 ,  刘世昌 ,  蔡嘉雄

IPC: H01L29/73 ,  H01L29/732 ,  H01L29/737 ,  H01L29/08

CPC classification number: H01L29/66242 ,  H01L29/0821 ,  H01L29/66287 ,  H01L29/66318 ,  H01L29/732 ,  H01L29/7371 ,  H01L29/7378

Abstract: 本发明提供一种双极性晶体管(bipolar junction transistor,BJT)。在一实施例中，双极性晶体管装置包括：具有集电极区(collector region)的半导体基板，及暴露在半导体基板上的材料层。材料层中具有沟槽，而暴露出集电极区的一部分。在材料层的沟槽中暴露出基极结构(base structure)、间隙物、发射极结构(emitter structure)。各间隙物具有顶宽(top width)及底宽(bottom width)，上宽大体上与底宽相等。本发明提供装置性能的提升。

公开(公告)号：CN106505064A

公开(公告)日：2017-03-15

申请号：CN201610669379.4

申请日：2016-08-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐晨祐 ,  刘世昌

IPC: H01L23/64 ,  H01L21/02

CPC classification number: H01L28/87 ,  H01L21/3212 ,  H01L28/40 ,  H01L28/60

Abstract: 在衬底上制造金属-绝缘体-金属(MIM)电容器结构的方法包括在衬底上方形成图案化的金属层；在图案化的金属层上方形成绝缘层；在绝缘层上方形成第二金属层；去除绝缘层的部分和第二金属层的部分，从而形成由图案化的金属层、绝缘层和第二金属层形成的基本上共面的表面；去除第二金属层的部分和图案化的金属层的部分以从绝缘层形成突出于第一金属层和第二金属层外的鳍；以及在鳍上方形成金属间介电层。本发明实施例涉及共面的金属-绝缘体-金属电容结构。

公开(公告)号：CN106298831A

公开(公告)日：2017-01-04

申请号：CN201610293045.1

申请日：2016-05-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  徐晨祐 ,  刘世昌

IPC: H01L27/22 ,  H01L43/08 ,  H01L43/12 ,  H01L21/768

CPC classification number: H01L43/08 ,  H01L27/228 ,  H01L43/12 ,  H01L27/22 ,  H01L21/768 ,  H01L27/222

Abstract: 本发明的一些实施例涉及包括磁阻式随机存取存储器(MRAM)单元的集成电路。集成电路包括半导体衬底和设置在半导体衬底上的互连结构。互连结构包括以交替的方式堆叠在彼此上方的多个介电层和多个金属层。多个金属层包括下部金属层和设置在下部金属层上方的上部金属层。底部电极设置在下部金属层上方并与下部金属层电接触。磁性隧道结(MTJ)设置在底部电极的上表面上方。顶部电极设置在MTJ的上表面上方并且与上部金属层的下表面直接电接触。本发明的实施例还涉及用于MRAM MTJ顶部电极连接的技术。

公开(公告)号：CN106252330A

公开(公告)日：2016-12-21

申请号：CN201510731456.X

申请日：2015-11-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴常明 ,  刘世昌

IPC: H01L23/538 ,  H01L27/115 ,  H01L21/768

CPC classification number: H01L27/11519 ,  H01L21/28273 ,  H01L21/76831 ,  H01L21/7684 ,  H01L21/76883 ,  H01L23/5283 ,  H01L27/11521 ,  H01L27/11524 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/7831 ,  H01L29/788 ,  H01L29/7881 ,  H01L21/76892 ,  H01L23/5386

Abstract: 本公开涉及一种闪存器件以及相关方法。在一些实施例中，闪存器件具有栅叠件，其具有通过控制栅极介电质与浮栅隔开的控制栅极。擦除栅极设置在栅叠件的第一侧上。字线设置在栅叠件的与第一侧相对的第二侧上。字线具有从与栅叠件相对的外侧到距离栅叠件更近的内侧单调增加的高度。字线的形状使字线的接触阻抗优化，并且使得形成在字线上的上覆的覆盖间隔件被很好的界定，这可以提供更可靠的读取/写入操作和/或更好的性能。

公开(公告)号：CN105977378A

公开(公告)日：2016-09-28

申请号：CN201510582125.4

申请日：2015-09-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋福庭 ,  吴常明 ,  陈侠威 ,  刘世昌 ,  朱文定 ,  廖钰文

IPC: H01L45/00 ,  H01L27/24

CPC classification number: H01L45/1233 ,  H01L27/2436 ,  H01L45/08 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/1675

Abstract: 本发明涉及一种具有RRAM单元的集成电路器件以及相关的形成方法。在一些实施例中，集成电路器件具有被下部ILD层围绕的下部金属互连层和设置在下部金属互连层上方的底部电极。底部电极具有被底部介电层围绕的下部和比下部宽的上部。底部介电层设置在下部金属互连层和下部ILD层上方。集成电路器件还包括具有位于底部电极上的可变电阻的RRAM介电层和位于RRAM介电层上方的顶部电极。集成电路器件还包括位于底部介电层上方的顶部介电层，顶部介电层与底部电极的上部、RRAM介电层和顶部电极的侧壁均邻接。

公开(公告)号：CN105514265A

公开(公告)日：2016-04-20

申请号：CN201510442796.0

申请日：2015-07-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋福庭 ,  徐晨祐 ,  刘世昌

IPC: H01L45/00 ,  H01L21/8247 ,  H01L21/28

CPC classification number: H01L45/1233 ,  H01L45/08 ,  H01L45/1273 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1675

Abstract: 本发明涉及一种具有底部电极的电阻式随机存取存储器(RRAM)单元及相关形成方法，底部电极提供RRAM单元的有效切换。在一些实施例中，RRAM单元具有由间隔件和底部介电层围绕的底部电极。底部电极、间隔件和底部介电层设置在由下部层间介电(ILD)层围绕的下部金属互连层上方。具有可变电阻的介电数据存储层位于底部介电层和底部电极之上，且顶部电极设置在介电数据存储层上方。间隔件的放置将随后形成的底部电极窄化，从而提高RRAM单元的切换效率。

公开(公告)号：CN105390465A

公开(公告)日：2016-03-09

申请号：CN201510434421.X

申请日：2015-07-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  吴伟成 ,  刘世昌 ,  高雅真

IPC: H01L23/488 ,  H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/42344 ,  H01L27/11573 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/66833 ,  H01L29/7833 ,  H01L29/792

Abstract: 本发明的一些实施例提供了用于嵌入式闪存单元的集成电路(IC)。IC包括具有存储单元栅极的闪存单元。硅化物接触焊盘布置在存储单元栅极的凹槽中。硅化物接触焊盘的顶面相对于存储单元栅极的顶面是凹进的。电介质侧壁间隔件沿着凹槽的侧壁从存储单元栅极的顶面延伸至硅化物接触焊盘的顶面。本发明还提供了一种制造嵌入式闪存器件的方法。