-
公开(公告)号：CN112599484B
公开(公告)日：2025-04-25
申请号：CN202010511577.4
申请日：2020-06-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L21/48 , H10D84/85
Abstract: 本揭露的各种实施例涉及一种半导体器件结构，所述半导体器件结构包括上覆在结合垫上的凸块结构。结合垫设置在半导体衬底之上。刻蚀停止层上覆在结合垫上。缓冲层设置在结合垫之上且将刻蚀停止层与结合垫隔开。凸块结构包括基部部分及上部部分，基部部分接触结合垫的上表面，上部部分延伸穿过刻蚀停止层及缓冲层。凸块结构的基部部分具有第一宽度或直径且凸块结构的上部部分具有第二宽度或直径。第一宽度或直径大于第二宽度或直径。
-
公开(公告)号：CN112599484A
公开(公告)日：2021-04-02
申请号：CN202010511577.4
申请日：2020-06-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L21/48 , H01L27/092
Abstract: 本揭露的各种实施例涉及一种半导体器件结构，所述半导体器件结构包括上覆在结合垫上的凸块结构。结合垫设置在半导体衬底之上。刻蚀停止层上覆在结合垫上。缓冲层设置在结合垫之上且将刻蚀停止层与结合垫隔开。凸块结构包括基部部分及上部部分，基部部分接触结合垫的上表面，上部部分延伸穿过刻蚀停止层及缓冲层。凸块结构的基部部分具有第一宽度或直径且凸块结构的上部部分具有第二宽度或直径。第一宽度或直径大于第二宽度或直径。
-
公开(公告)号：CN104900804B
公开(公告)日：2020-01-03
申请号：CN201410373097.0
申请日：2014-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
Abstract: 本发明涉及一种电阻式随机存取存储器(RRAM)器件结构，RRAM器件结构包括位于下方的金属互连件和RRAM单元的底部电极之间的导电蚀刻停止层的薄单层。导电蚀刻停止层提供了结构上的简易性，并且该层的蚀刻选择性提供对下方各层的保护。可使用干法蚀刻或湿法蚀刻来蚀刻导电蚀刻停止层以落在下方的金属互连件上。在下方的金属互连件是铜的情况下，对导电蚀刻停止层进行蚀刻以露出铜没有产生如传统方法中的那么多的非易失性的铜蚀刻副产物。与传统方法相比，所公开的技术的一些实施例减少了掩模步骤的次数并且同时在形成底部电极期间减少了化学机械抛光。本发明还提供了一种形成电阻式随机存取存储器(RRAM)器件的方法。
-
公开(公告)号：CN104576598B
公开(公告)日：2019-04-02
申请号：CN201410012112.9
申请日：2014-01-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/768
Abstract: 本发明公开的一种半导体布置包括有源区，该有源区包括半导体器件。该半导体布置包括电容器，该电容器具有第一电极层、第二电极层以及位于第一电极层和第二电极层之间的绝缘层。至少三个介电层位于电容器的底面和有源区之间。本发明还公开了具有与有源区分隔开的电容器的半导体布置。
-
公开(公告)号：CN105845821A
公开(公告)日：2016-08-10
申请号：CN201510811772.8
申请日：2015-11-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种具有双侧壁间隔件结构的磁阻式随机存取存储器(MRAM)单元。MRAM单元包括反铁磁层；固定层，布置在所述反铁磁层上方并且具有固定的磁极性；自由层，布置在所述固定层上方并且具有可变的磁极性；第一侧壁间隔件层，从所述固定层上方沿着所述自由层的侧壁延伸；以及第二侧壁间隔件层，从所述反铁磁层上方沿着所述固定层和所述第一侧壁间隔件层的侧壁延伸。还提供了一种用于制造MRAM单元的方法。本发明还提供了工艺损害最小化的自对准磁阻式随机存取存储器(MRAM)结构。
-
Patent Agency Ranking
公开(公告)号：CN102956816B
公开(公告)日：2016-01-20
申请号：CN201210025536.X
申请日：2012-02-06
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种半导体器件及制造方法，诸如，MTJ器件及制造MTJ器件的方法。该MTJ器件可以包括底部电极、MTJ堆叠件以及顶部电极，其中，使用孔洞填充技术形成该顶部电极。该顶部电极可以具有倾斜的侧壁。可以通过沉积对应的MTJ层来形成该MTJ堆叠件。可以在MTJ层上方形成并且图案化经过图案化的掩模，从而形成限定出顶部电极的开口。利用导电材料填充该开口，从而形成顶部电极。然后，将该顶部电极用作掩模来图案化MTJ层，从而形成MTJ堆叠件。本发明还提供了一种孔洞在先的硬掩模限定。
-
公开(公告)号：CN104900804A
公开(公告)日：2015-09-09
申请号：CN201410373097.0
申请日：2014-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
Abstract: 本发明涉及一种电阻式随机存取存储器(RRAM)器件结构，RRAM器件结构包括位于下方的金属互连件和RRAM单元的底部电极之间的导电蚀刻停止层的薄单层。导电蚀刻停止层提供了结构上的简易性，并且该层的蚀刻选择性提供对下方各层的保护。可使用干法蚀刻或湿法蚀刻来蚀刻导电蚀刻停止层以落在下方的金属互连件上。在下方的金属互连件是铜的情况下，对导电蚀刻停止层进行蚀刻以露出铜没有产生如传统方法中的那么多的非易失性的铜蚀刻副产物。与传统方法相比，所公开的技术的一些实施例减少了掩模步骤的次数并且同时在形成底部电极期间减少了化学机械抛光。本发明还提供了一种形成电阻式随机存取存储器(RRAM)器件的方法。
-
公开(公告)号：CN104576598A
公开(公告)日：2015-04-29
申请号：CN201410012112.9
申请日：2014-01-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/768
CPC classification number: H01L27/10855 , H01L21/31111 , H01L21/32139 , H01L27/10814 , H01L27/10852 , H01L27/10873 , H01L27/10894 , H01L28/90
Abstract: 本发明公开的一种半导体布置包括有源区，该有源区包括半导体器件。该半导体布置包括电容器，该电容器具有第一电极层、第二电极层以及位于第一电极层和第二电极层之间的绝缘层。至少三个介电层位于电容器的底面和有源区之间。本发明还公开了具有与有源区分隔开的电容器的半导体布置。
-
公开(公告)号：CN104347631A
公开(公告)日：2015-02-11
申请号：CN201310471353.5
申请日：2013-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/108 , H01L21/8242 , H01L45/00 , H01L21/76
CPC classification number: H01L45/146 , H01L45/04 , H01L45/12 , H01L45/1233 , H01L45/1675
Abstract: 一种存储单元及其形成方法。该存储单元包括：形成于第一介电层中的开口中的第一电极，第一介电层形成于包括金属层的衬底上，开口被配置为允许第一电极与金属层之间的物理接触，第一电极具有第一宽度W1并延伸超过开口限定的区域一段距离；形成于第一电极上并具有与第一宽度W1基本相同的宽度的电阻层；具有小于第一宽度W1的第二宽度W2并形成于电阻层上的覆盖层；形成于覆盖层上并具有与第二宽度W2基本相同的宽度的第二电极；在第一宽度W1与第二宽度W2之间形成于电阻层上并具有至少两个不同的介电层的第一组合间隔区；以及连接到第二电极的通孔。本发明还公开了使用组合间隔件的RPAM结构和工艺。
-
公开(公告)号：CN113178425B
公开(公告)日：2025-02-07
申请号：CN202110034140.0
申请日：2021-01-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L23/498 , H01L21/48
Abstract: 在一些实施例中，本发明涉及形成集成芯片的方法。方法可以通过在形成在衬底上方的介电结构上形成接合焊盘层实施。介电结构围绕多个互连层。在接合焊盘层上形成保护层，并且图案化接合焊盘层和保护层以限定由保护层覆盖的接合焊盘。在保护层上方形成一个或多个上部钝化层。实施干蚀刻工艺以形成穿过一个或多个上部钝化层延伸至保护层的开口。实施湿蚀刻工艺以去除保护层的一部分并且暴露接合焊盘的上表面。本申请的实施例还涉及集成芯片。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.051 seconds)
