公开(公告)号：CN119854699A

公开(公告)日：2025-04-18

申请号：CN202411998199.1

申请日：2024-12-31

Applicant: 北京芯驰半导体科技股份有限公司

Inventor： 刘亮亮

IPC: H04R3/00

Abstract: 本申请涉及一种多核异构系统中音频延迟的测量方法和芯片，涉及芯片技术领域，该方法包括：第一处理器核获取第一音频数据和第一音频数据的属性信息，向第二处理器核传输第一音频数据和第一音频数据的属性信息；第二处理器核基于第一音频数据的属性信息处理第一音频数据，得到第一音频信号，控制扬声器播放第一音频信号，基于麦克风采集到的音频信号生成第二音频数据，向第一处理器核传输第二音频数据和第二音频数据的属性信息；第一处理器核基于第二音频数据的属性信息处理第二音频数据，得到第二音频信号，基于第一音频数据对应的原始音频信号和第二音频信号，计算音频通路的延迟。本申请实施例能够测量完整音频通路的延迟。

公开(公告)号：CN119207504A

公开(公告)日：2024-12-27

申请号：CN202411274783.2

申请日：2024-09-11

Applicant: 北京芯驰半导体科技股份有限公司

Inventor： 谢俊 ,  充志阳 ,  顾雪春

IPC: G11C11/16

Abstract: 本申请提供了一种磁性随机存储器的数据处理方法，包括：获取待写入数据以及待写入数据在磁性随机存储器中的写地址；将写地址中的原始数据与待写入数据进行比较，得到比较结果；基于比较结果确定待更改数值的位单元；将待写入数据划分为多个第一待写入数据集合和多个第二待写入数据集合；控制位单元对应的第一磁性隧道结集合的电流方向，以实现至少一个所述第一待写入数据集合中数据的写入；读取所述磁性随机存储器中的数据；控制位单元对应的第二磁性隧道结集合的电流方向，以实现至少一个所述第二待写入数据集合中数据的写入。如此，能够提高磁性随机存储器读取数据的效率。

公开(公告)号：CN119200807A

公开(公告)日：2024-12-27

申请号：CN202411239581.4

申请日：2024-09-04

Applicant: 北京芯驰半导体科技股份有限公司

Inventor： 张新伟 ,  顾雪春

IPC: G06F1/324 ,  G06F1/3234 ,  G06F13/36

Abstract: 本申请公开了一种芯片的低功耗控制方法和芯片，该方法包括：响应于收到低功耗管理模块的低功耗请求，功能模块确定总线上是否存在与自身对应的总线数据传输；如果总线上不存在总线数据传输，功能模块利用握手模块，向总线监控模块发送第一低功耗确认指令，以使总线监控模块阻断总线上对功能模块的访问请求；如果功能模块不存在内部数据传输，功能模块利用握手模块关闭自身对应的各功能时钟，使自身进入低功耗状态。从而避免了因关闭功能模块的功能时钟导致的芯片系统挂死或出错，使功能模块可靠的进入低功耗状态，进而提高了芯片的运行可靠性。

公开(公告)号：CN119088291A

公开(公告)日：2024-12-06

申请号：CN202411045039.5

申请日：2024-07-31

Applicant: 北京芯驰半导体科技股份有限公司

Inventor： 徐放 ,  卢博 ,  韩向阳

IPC: G06F3/06 ,  G06F11/30 ,  G06F9/4401 ,  G06F1/3287 ,  G06F15/16

Abstract: 本申请提供了一种多核异构芯片的数据存储方法，所述多核异构芯片至少包括实时域和第一硬件域，所述方法包括：所述实时域上的模数转换模块检测所述多核异构芯片的电源电压；比较所述电源电压与电压阈值的大小；在所述电源电压小于所述阈值电压的情况下，所述实时域向所述第一硬件域发送第一命令，所述第一命令用于指示所述第一硬件域进入休眠状态；在休眠状态下，所述第一硬件域的部分功能或全部功能处于非运行状态；所述实时域获取所述多核异构芯片对应的存储器的操作权限；所述实时域将所述第一硬件域对应的数据存储至所述存储器；其中，所述多核异构芯片运行时，所述实时域的功耗小于所述第一硬件域的功耗。

公开(公告)号：CN119003209A

公开(公告)日：2024-11-22

申请号：CN202411102977.4

申请日：2024-08-12

Applicant: 北京芯驰半导体科技股份有限公司

Inventor： 陈中军 ,  徐振 ,  黄兴

IPC: G06F9/54 ,  G06F9/50

Abstract: 本发明提供一种跨系统共享内存管理单元的方法及多核异构系统，所述方法包括：所述第二域响应于应用的申请内存请求，获取多段内存空间的第一地址信息，并通过核间通信将所述第一地址信息发送至所述第一域，所述多段内存空间呈离散状；所述第一域控制所述内存管理单元对多个所述第一地址信息进行映射处理形成第二地址信息，并通过核间通信将所述第二地址信息反馈至第一域，所述第二地址信息表征将所述多段内存空间转化为一连续内存空间时对应的地址信息；所述第二域基于所述第二地址信息完成对应用的内存分配。本发明的方法能够利用碎片化内存形成大块连续内存，以支持应用使用。

公开(公告)号：CN118858881A

公开(公告)日：2024-10-29

申请号：CN202410818817.3

申请日：2024-06-24

Applicant: 北京芯驰半导体科技股份有限公司

Inventor： 丰斌

IPC: G01R31/28

Abstract: 本申请提供了一种芯片自检方法、自检电路、芯片、部件及交通设备，电压控制器从功能块的至少一个预设电压值中确定出一个目标电压值，并基于目标电压值向功能块供电，目标电压值为还未测试的预设电压值；自检控制器基于激励数据对功能块组进行功能测试，得到测试结果；如果测试结果表征存在至少一个第二功能块，且每个第二功能块均存在至少一个还未测试的预设电压值，则电压控制器基于测试结果重新选取第二功能块的目标电压值，基于目标电压值向第二功能块供电，自检控制器重新基于激励数据对功能块组进行功能测试，得到测试结果，直到测试结果表征每个功能块的功能测试均通过，确定芯片自检通过，第二功能块为功能测试未通过的功能块。

公开(公告)号：CN118779252A

公开(公告)日：2024-10-15

申请号：CN202410669791.0

申请日：2024-05-28

Applicant: 北京芯驰半导体科技股份有限公司

Inventor： 曹玉保 ,  李飞云 ,  文渝皓

IPC: G06F12/0806

Abstract: 本申请公开了一种数据处理方法、开闭所终端设备及可读存储介质，该方法应用于开闭所终端设备，开闭所终端设备包括具有至少两个内核的芯片，至少两个内核包括第一内核和第二内核，第一内核和第二内核通过共用的缓存模块进行数据交换，缓存模块包括主缓存区和备份缓存区；该方法包括：第一内核获取到与开闭所终端设备相连的目标设备的运行状态数据；确定主缓存区中用于存储运行状态数据的目标主缓存块；确定目标主缓存块的状态信息，状态信息包括可以写入的状态信息或不可以写入的状态信息；基于目标主缓存块的状态信息，将运行状态数据写入至目标主缓存块，或与目标主缓存块对应的备份缓存块，并记录运行状态数据的位置信息。

公开(公告)号：CN118733329A

公开(公告)日：2024-10-01

申请号：CN202410742371.0

申请日：2024-06-07

Applicant: 北京芯驰半导体科技股份有限公司

Inventor： 朱华

IPC: G06F11/10

Abstract: 本申请公开了一种数据检测方法、装置、电子设备及芯片，方法包括：通过直接存储器访问模块加载目标链表，读取目标链表指向的目标数据；目标数据至少包括一组第一数据，目标链表预存有每组第一数据对应的预期数据完整性校验值，目标数据存储在目标链表指定的目标设备中；通过直接存储器访问模块对目标数据的每组第一数据进行数据完整性校验计算，得到对应的目标数据完整性校验值；通过直接存储器访问模块，将每组第一数据对应的目标数据完整性校验值与预存在目标链表的预期数据完整性校验值进行对比；若目标数据中存在任何一组第一数据对应的目标数据完整性校验值与对应的预期数据完整性校验值不同，确定目标设备包含的数据存在错误。

公开(公告)号：CN118626289A

公开(公告)日：2024-09-10

申请号：CN202410748658.4

申请日：2024-06-11

Applicant: 北京芯驰半导体科技股份有限公司

Inventor： 朱国华 ,  韩向阳

IPC: G06F9/54 ,  G06N5/04

Abstract: 本申请实施例提供了一种基于远程过程调用的模型推理方法及芯片，该方法利用RPMsg协议在第一应用域和第二应用域之间进行消息传输，并通过预先分配的共享内存在第一应用域和第二应用域之间传输模型文件、输入张量和输出张量，从而在采用硬隔离方案的系统级芯片中，实现了高效的对嵌入式神经网络处理器资源的跨域调用。

公开(公告)号：CN118607422A

公开(公告)日：2024-09-06

申请号：CN202410749858.1

申请日：2024-06-12

Applicant: 北京芯驰半导体科技股份有限公司

Inventor： 张善钰

IPC: G06F30/30 ,  G06F1/3234

Abstract: 本申请公开了一种芯片内存储器的功耗控制装置、方法和芯片，该装置包括熔断控制器和功耗控制模块，熔断控制器，用于响应于对芯片的上电信号，向功耗控制模块和存储器的存储器控制器提供配置信号，配置信号表征了存储器中需要被禁用的目标区域和不需要被禁用的非目标区域；功耗控制模块，用于根据配置信号分别向存储器所在域输出第一上电信号，向目标区域输出第一断电信号，向非目标区域输出第二上电信号，以将目标区域配置为断电模式，将非目标区域配置为活动模式。利用熔断控制器和功耗控制模块实现对存储器进行更小粒度的禁用控制，并可降低存储器的静态功耗，从而实现更加灵活高效的对存储器进行功耗控制。