-
公开(公告)号：CN119574695A
公开(公告)日：2025-03-07
申请号：CN202411488438.9
申请日：2024-10-24
Applicant: 华东光电集成器件研究所
IPC: G01N29/04 , G01N29/265 , G01N29/26
Abstract: 本发明提供一种交错式叠层芯片缺陷检测方法，其特征在于：它包括以下步骤：选取待测叠层芯片，选择超声波换能器，水槽内加去离子水并且淹没载物台和其上放置的待测叠层芯片，除清除液面上的小水泡，去探头移到叠层芯片正上方，启动超声波换能器，在Z轴方向缓慢降低换能器探头，对测叠层芯片进行分层切片扫描，对每层密度差分界面产生的超声反射回波分别聚焦，分析波形情况，判定是否存在缺陷。本发明提供的步骤简单明了，采用分层切片扫描加分层聚焦的方法，先切片剖析样品内部的总体结构，既而对每个感兴趣的密度差界面单独聚焦检测，有效避免了层与层之间信息的干扰，可以准确识别交错式叠层芯片内部与塑封之间的瑕疵进行检测。
-
公开(公告)号：CN119545813A
公开(公告)日：2025-02-28
申请号：CN202411486801.3
申请日：2024-10-23
Applicant: 华东光电集成器件研究所
Abstract: 本发明涉及一种与多晶硅发射极工艺兼容的低温度系数多晶硅电阻制备方法，1、外延片（4）上向外延基区注入硼离子，淀积多晶硅薄膜；2、多晶硅薄膜上淀积介质层（9），向多晶硅薄膜注入砷杂质形成多晶硅发射区（11）；3、注入磷杂质和硼杂质形成多晶硅电阻（13）和多晶硅电阻（14），4、光刻多晶硅层形成多晶硅发射极（12）、多晶硅电阻（13）、多晶硅电阻（14）；5、淀积PSG介质层（15），刻蚀出对应的接触孔淀积金属，刻蚀形成金属引线（16）。本发明实现了多晶硅发射极NPN晶体管与N型多晶硅电阻、P型低温度系数的多晶硅电阻工艺集成，P型多晶硅电阻在‑55℃~+125℃温度范围内，电阻率温度系数为3.18 ppm/℃。
-
公开(公告)号：CN119542249A
公开(公告)日：2025-02-28
申请号：CN202411488435.5
申请日：2024-10-24
Applicant: 华东光电集成器件研究所
Abstract: 一种厚膜混合集成电路连片的分片装置，其特征在于：它包括底座（1），在底座（1）上设有一对固定块（2），在两块固定块（2）对应侧的侧壁上设有与电路连片（6）对应的卡槽（3），设置至少一个掰片块（4），在掰片块（4）一侧设有与卡槽（3）对应分布的插槽（5）。本发明结构简单、操作方便，装置通用性好，制备成本低廉，掰片时工装与电路连片接触面大，掰片时电路连片受力均衡，不会造成大尺寸单元内部非划线部位断裂。
-
公开(公告)号：CN119471301A
公开(公告)日：2025-02-18
申请号：CN202411504045.2
申请日：2024-10-25
Applicant: 华东光电集成器件研究所
Abstract: 本发明涉及一种集成电路电阻特性的自动测试方法，其特征在于包括以下步骤：1）、对该集成电路所用到的芯片及稳压器在常温常压、常温低压、低温常压、高温常压下进行自动测试，提取相应的数据；2）、采用加电进行电压测试的方式进行电阻检测。3）、采用Excel数据表格形式输入，可单只，也可批量输入。4）、根据产品技术指标要求，确定补偿计算目标，设置直观目标值。5）、通过补偿电路原理图，综合计算符合输出要求的外接电阻阻值，计算中采用迭代方式进行，选出最优结果。6）、并将此补偿求解计算公式采用编程语言实现计算结果。本发明的优点在于：能够对批量批次集成电路电阻进行自动计算补偿，使得计算补偿效率高、补偿精度高，提高了集成电路生产效率。
-
公开(公告)号：CN119263200A
公开(公告)日：2025-01-07
申请号：CN202411318886.4
申请日：2024-09-21
Applicant: 华东光电集成器件研究所
Abstract: 本发明提供一种MEMS器件的焊盘的制备方法，它包括在双抛硅片上依次制备有第一介质层、第一过渡金属层、第一金属层、第二过渡金属层、第二介质层、第三过渡金属层、第二金属层（10）和过渡介质层（11）。本发明通过在焊盘内增加合适的过渡金属层和过渡介质层结构，降低了金属层之间、金属层与介质层之间的应力失配而导致焊盘失效的风险，增加了焊盘可靠性。
-
Patent Agency Ranking
公开(公告)号：CN119255457A
公开(公告)日：2025-01-03
申请号：CN202411488436.X
申请日：2024-10-24
Applicant: 华东光电集成器件研究所
Inventor： 沈雨顺
IPC: H05F3/04 , H05K7/14 , H01R13/639
Abstract: 本发明公开一种静电消除装置，它包括：底座（1），其特征在于：在底座（1）上通过连接装置可拆卸的安装有静电消除器本体（2），在底座（1）上还连接有一组接线固定装置（3）。本发明使用方便，便于对静电消除器本体进行快速的安装，方便将静电消除器本体快速从安装座的插槽中取出进行维护保养，在静电装置线体布置方面进行改进，避免意外拉扯造成连接线与静电消除器本体脱离。
-
公开(公告)号：CN119182404A
公开(公告)日：2024-12-24
申请号：CN202411360629.7
申请日：2024-09-27
Applicant: 华东光电集成器件研究所
Abstract: 本发明公开了一种应用于流水线模数转换器的参考电压电路，包括正负参考电压输出缓冲电路，包括顺次相连的第一电压移位电路、正负参考电压输出缓冲电路和共模电压反馈电路；所述共模电压输出缓冲电路包括顺次相连的第二电压移位电路和共模输出缓冲器，所述共模输出缓冲器还与所述共模电压反馈电路相连。本发明在采用单端输入转差分输出的结构消除传统结构缓冲器非对称性影响的基础上，正负参考电压用推挽式输出，推挽电路相对独立，使得正负参考对外驱动的电流也彼此独立；在不复杂化电路结构和不过多牺牲其他电路性能的基础上，达到减小输出电阻，提升参考电压输出驱动能力的目的。
-
公开(公告)号：CN119171892A
公开(公告)日：2024-12-20
申请号：CN202411193456.4
申请日：2024-08-28
Applicant: 华东光电集成器件研究所
IPC: H03K17/567 , H03K7/08
Abstract: 本发明公开的一种满占空比的高速驱动电路，包括驱动电路模块、自举升压电路模块、稳压电路模块，所述驱动电路模块由第一驱动电路和第二驱动电路组成，所述第一驱动电路和第二驱动电路均通过输入信号IN1和输入信号IN2驱动，且所述输入信号IN1、输入信号IN2同时与第一驱动电路和第二驱动电路控制连接；通过输入信号IN1、输入信号IN2的高低电平变化状态，控制两路驱动电路实现满占空比输出的驱动电路。本发明的高速驱动电路采用先进的器件和电路拓扑结构，实现了高速、高性能的驱动信号输出适用于各种高性能应用场景，包括数字信号处理、通信系统、功率电子等领域。
-
公开(公告)号：CN119086254A
公开(公告)日：2024-12-06
申请号：CN202411318885.X
申请日：2024-09-21
Applicant: 华东光电集成器件研究所
Abstract: 本发明提供一种用于微电子器件的力学试验夹具，其特征在于：它包括从上到下依次相连的顶板（1）、压板定位板（2）和载物台（3），在载物台（3）上设置一组器件安装槽（3a），在压板定位板（2）上设有与器件安装槽（3a）对应分布的压板定位孔（2a），在压板定位孔（2a）内设有可移动的器件压板（4），在顶板（1）上穿设有与器件压板（4）对应配合的压紧装置（5）。本发明结构简单，使用方便，可适应被试器件本身的尺寸落差，提高被试器件与夹具之间的机械兼容性弥补现行力学试验夹具普遍存在的结构缺陷。
-
公开(公告)号：CN119046901A
公开(公告)日：2024-11-29
申请号：CN202411001758.7
申请日：2024-07-25
Applicant: 华东光电集成器件研究所 , 上海理工大学
Abstract: 本发明公开了一种基于非对称数字系统编码的动态可逆信息隐藏方法，设计一个可逆动态概率预测器，确保了在嵌入端和接收端处理相同信号时，所采用的载体序列分布完全相同，避免事先传输带来的存储开销；采用非对称数字系统编码的变体ANS‑Variant，作为底层可逆数据隐藏编码框架，以实现数据的嵌入与提取。该方法通过一个可逆动态概率计算器，采用变化的载体序列分布替代传统的静态载体序列分布，消除了对先验知识的依赖，降低了存储空间的开销，适合于内存受限的环境。实验结果表明，本发明在减少了开销的同时，实现了令人满意的嵌入容量，可接近理论的率失真界，对于满足内存约束场景下对数据隐私保护的要求具有重要意义。
-
-
-
-
-
-
-
-
-
Search Results
662
records
(took 0.058 seconds)
