-
公开(公告)号：CN119545818A
公开(公告)日：2025-02-28
申请号：CN202411912346.9
申请日：2024-12-24
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
Abstract: 本发明公开了一种沟槽肖特基势垒二极管及制造方法，该二极管位于外延层中的沟槽由小上柱形开口和大下柱形开口构成台阶状，沟槽内为导电多晶硅，介质层将导电多晶硅与沟槽内壁外延层隔离，上柱形开口内壁的介质层小于下柱形开口内壁介质层的厚度。本发明的沟槽，上柱形小开口增大了正向导通时可导电面积，减小了正向导通压降；下柱形开口大避免了器件反向偏置时尖端放电效应；进一步的，沟槽的下柱形开口内壁覆盖介质层较厚，反向偏置时该部分介质层承担的压降增加；而上柱形开口侧壁薄介质层、反向偏置时利于台面结构外延层中形成耗尽夹断，两者均进一步改善了器件反向阻断性能、提高器件可靠性和寿命。
-
公开(公告)号：CN105576045B
公开(公告)日：2018-04-17
申请号：CN201610060658.0
申请日：2016-01-28
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
IPC: H01L29/872 , H01L21/329 , H01L29/06
Abstract: 本发明公开了一种沟槽肖特基势垒二极管，包括有源区和截止区，有源区自上而下依次由阳极金属层、肖特基势垒金属层、第一导电类型轻掺杂的N型外延层、第一导电类型重掺杂的单晶硅衬底和阴极金属层构成，N型外延层上部设有若干沟槽，沟槽横向间隔设置，肖特基势垒金属层与相邻沟槽之间的N型外延层的顶面形成肖特基势垒接触，沟槽内填充有导电多晶硅，导电多晶硅与沟槽之间设有隔离层，隔离层的内部设有真空气隙，沟槽在有源区和截止区相互连通。该沟槽肖特基势垒二极管具有反向阻断电压高、反向偏压低忽然反向漏电低等优点。本发明还公开了一种沟槽肖特基势垒二极管的制造方法，该方法具有制造方法步骤少，制造成本等优点。
-
公开(公告)号：CN107359207A
公开(公告)日：2017-11-17
申请号：CN201710171378.1
申请日：2017-03-21
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
IPC: H01L29/872 , H01L21/329 , H01L29/06
CPC classification number: H01L29/872 , H01L29/06 , H01L29/0611 , H01L29/66143
Abstract: 本发明公开了一种肖特基势垒二极管，包括:包括至少一个半导体单元，所述半导体单元包括第二导电类型掺杂衬底，在所述衬底的一侧上方同时设置有相互独立的第一沟槽和第二沟槽，所述第一沟槽和第二沟槽顶端开口处设置有金属层，所述金属层包括阴极金属层和阳极金属层；沿所述第一沟槽内壁设置有欧姆接触金属层，沿所述第二沟槽内壁设置有肖特基势垒金属层，所述第一沟槽的导电层沿与衬底相反的方向延伸与阴极金属层接触，所述第二沟槽的导电层沿与衬底相反的方向延伸与阳极金属层接触。另外，本发明还公开了一种肖特基势垒二极管的制造方法。采用本发明，降低了正向导通的压降。
-
公开(公告)号：CN119364782B
公开(公告)日：2025-04-25
申请号：CN202411910085.7
申请日：2024-12-24
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
Abstract: 本发明公开了一种肖特基势垒二极管及其制造方法。该二极管的沟槽由上中下三个柱形口构成台阶状；沟槽内填充导电多晶硅；介质层将导电多晶硅与沟槽内壁外延层隔离，且上柱形口侧壁以及下柱形口内壁的介质层相对厚、中部柱形口侧壁的介质层相对薄，使得沟槽内壁的介质层形成上下厚、中部薄的分布。由于沟槽下部介质层较厚，反向偏置时承担压降增加，提高器件反向阻断能力；沟槽中部介质层薄，反向偏置时利于台面外延层中形成耗尽夹断，改善器件反向阻断性能；沟槽最上部介质层厚，只需少量多晶硅完成沟槽填充、降低成本，还可增大器件上表面多晶硅与外延层的距离，弱化势垒合金过程中多晶硅掺杂杂质通过势垒金属向外延层扩散、改善反向阻断漏电。
-
公开(公告)号：CN119497404A
公开(公告)日：2025-02-21
申请号：CN202411912350.5
申请日：2024-12-24
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
Abstract: 本发明公开了一种台阶状沟槽肖特基势垒二极管及制造方法，该二极管由下至上包括阴极金属层、衬底，外延层、功能金属层及阳极金属层，外延层中分布台阶状沟槽，该沟槽由上下两个柱形开口构成、且上柱形开口小、下柱形开口大，沟槽内为导电多晶硅，介质层将导电多晶硅与外延层、肖特基势垒区和阳极电极区进行隔离，沟槽底部外延层中还含有离子注入区。本发明的沟槽，上柱形小开口增大了正向导通时可导电面积，降低了正向导通电流密度，减小了正向导通压降，改善正向导通性能；下柱形开口大，避免了器件反向偏置时尖端放电效应，改善器件反向阻断性能及器件可靠性和寿命。
-
Patent Agency Ranking
公开(公告)号：CN115763573A
公开(公告)日：2023-03-07
申请号：CN202211479691.9
申请日：2022-11-24
Applicant: 杭州立昂微电子股份有限公司
Inventor： 徐林海
IPC: H01L29/868 , H01L29/06 , H01L21/329
Abstract: 本发明公开了一种具有软恢复特性的快恢复二极管芯片及其制作方法。所述快恢复二极管芯片，由下至上依次包括阴极金属层、N+型阴极区、第一N‑型区、i区、第二N‑型区、P+型阳极区以及阳极金属层；其中所述i区为一本征薄层，且在所述i区内设有规则排列的若干N+井区，所述N+井区在纵向上贯穿所述i区。通过局部浓度控制，在常规P+/N‑/N+结构的N‑层中，引入一本征薄层，并在该薄本征层中设置特定N+井区，避免了快恢复二极管在快恢复过程中电流的强烈震荡，实现快而软的恢复特性。本发明通过芯片结构设计和相对简单的工艺过程，实现了快恢复二极管的软度特性的要求，获得恢复速度快、软度及漏电综合性能优良的快恢复二极管芯片。
-
公开(公告)号：CN105679756B
公开(公告)日：2018-08-10
申请号：CN201510827026.8
申请日：2015-11-25
Applicant: 杭州立昂微电子股份有限公司
Inventor： 张瑞丽
IPC: H01L27/02 , H01L29/78 , H01L29/06 , H01L21/311 , H01L21/82
Abstract: 本发明公开了一种半导体器件顶层金属的终端结构，其中半导体器件包括实现半导体器件功能的芯片区域、围绕芯片区域的划片道、从芯片区域延伸至划片道的绝缘介质层，以及顶层金属；其中划片道为沟槽结构，该沟槽在外延层前表面开槽而设置，其沟槽侧壁位于划片道与芯片区域的交界处，即形成了本发明的顶层金属的终端。本发明还公开了一种制造本发明半导体器件顶层金属的终端的方法。本发明所形成的顶层金属的终端结构，其顶层金属的腐蚀界面形貌易控制，能够形成陡峭的腐蚀边界；且该结构设计使得顶层金属光刻和腐蚀的工艺窗口增大；还可以缩小划片道以节约成本；同时晶圆在有效管芯边缘的不完整管芯也能够在探针测试时被筛选出来。
-
公开(公告)号：CN105938849A
公开(公告)日：2016-09-14
申请号：CN201610075437.0
申请日：2016-02-03
Applicant: 杭州立昂微电子股份有限公司
IPC: H01L29/417 , H01L29/06 , H01L29/45 , H01L29/872 , H01L21/329
CPC classification number: H01L29/417 , H01L29/0649 , H01L29/456 , H01L29/66143 , H01L29/872
Abstract: 本发明提供了一种用于芯片级封装的肖特基芯片的制造方法，该肖特基芯片的制造步骤包括：硅衬底准备及硅外延层形成；通过热氧化或/和化学气相沉积在硅外延层表面沉积二氧化硅层；贯穿硅外延层的沟槽形成步骤；在沟槽内填充导电多晶硅作为沟槽填充物；离子注入法形成肖特基电极的保护环；通过化学气相沉积法沉积一层二氧化硅，同时利用氧化时高温作用，进行注入离子的热扩散；以及势垒金属及顶层金属形成步骤。本发明制造的肖特基芯片，将两个电极设置在硅外延层的同一主表面上，达到了芯片级封装要求封装器件具有近似半导体管芯的尺寸需求。
-
公开(公告)号：CN105742338A
公开(公告)日：2016-07-06
申请号：CN201610148745.1
申请日：2016-03-16
Applicant: 杭州立昂微电子股份有限公司
Inventor： 刘伟
IPC: H01L29/06 , H01L29/66 , H01L29/861 , H01L21/329
CPC classification number: H01L29/861 , H01L29/0603 , H01L29/6609
Abstract: 本发明公开了一种半导体整流器，包括第一导电类型轻掺杂的外延层，外延层上部横向间隔设置有若干第一沟槽，第一沟槽内填充有导电多晶硅，导电多晶硅与第一沟槽之间设有隔离层，隔离层向上凸出形成介质墙壁，介质墙壁的两侧设有导电多晶硅侧墙，外延层上部与导电多晶硅侧墙之间的区域形成第二沟槽，外延层上部设有横向均匀掺杂区和梯度掺杂区，梯度掺杂区与隔离层接触形成沟道，外延层下部、横向均匀掺杂区、梯度掺杂区及隔离层之间设有间隔区。本发明采用沟槽栅结构，同时具有短沟道和沟道掺杂梯度分布，具有更佳的正向导通特性。本发明还公开了一种半导体整流器制造方法，工艺步骤简单，工艺窗口大，易于控制，光刻次数少，制造成本低。
-
公开(公告)号：CN105603371A
公开(公告)日：2016-05-25
申请号：CN201510723496.X
申请日：2015-10-29
Applicant: 杭州立昂微电子股份有限公司
IPC: C23C14/35
Abstract: 本发明提供了一种磁性磁控溅射靶材，所述磁性溅射靶材能够与非磁性靶材共用磁控溅射系统，其中非磁性靶材为圆形平面靶材，包括溅射靶和背板。所述磁性靶材通过将非磁性靶材1）减薄溅射靶；2）将溅射面及其背面由平面改成球面，以及背板的焊接面也由平面改为内球面，且与溅射靶的背面完全贴合；或者进一步从背板主体部分的冷却面方向减薄背板等；得到形变后的磁性靶材，该磁性靶材使用与非磁性靶材可共用的溅射系统进行溅射，所得溅射薄膜的厚度均匀性达到2.0%以内。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.041 seconds)
