-
公开(公告)号:CN106449727B
公开(公告)日:2019-08-09
申请号:CN201610629469.0
申请日:2016-08-03
Applicant: 英飞凌科技奥地利有限公司
IPC: H01L29/06 , H01L29/778 , H01L21/335 , H01L27/06
CPC classification number: H01L27/0629 , H01L21/02529 , H01L21/0254 , H01L21/76898 , H01L21/8258 , H01L27/0617 , H01L27/0688 , H01L27/0727 , H01L27/085 , H01L29/0646 , H01L29/1066 , H01L29/1095 , H01L29/1608 , H01L29/2003 , H01L29/205 , H01L29/417 , H01L29/41741 , H01L29/4236 , H01L29/66143 , H01L29/66462 , H01L29/66909 , H01L29/7786 , H01L29/7787 , H01L29/7788 , H01L29/8083 , H01L29/84 , H01L29/872
Abstract: 本申请涉及防雪崩的准垂直HEMT。半导体器件包括:半导体本体,所述半导体本体包括第一横向表面和第二横向表面。第一器件区域包括第一导电类型的漂移区域和第二导电类型的漂移电流控制区域,所述漂移电流控制区域通过所述漂移区域与所述第二横向表面隔开。第二器件区域包括阻挡层和缓冲层,所述缓冲层具有与所述阻挡层不同的带隙,使得沿着所述缓冲层和所述阻挡层之间的界面出现二维电荷载流子气沟道。导电衬底接触件形成所述二维电荷载流子气沟道与所述漂移区域之间的低欧姆连接。栅极结构被配置用于控制所述二维电荷载流子气的传导状态。所述漂移电流控制区域被配置用于经由空间电荷区域来阻止所述漂移区域中的垂直电流。
-
公开(公告)号:CN108922920A
公开(公告)日:2018-11-30
申请号:CN201810886804.4
申请日:2018-08-06
Applicant: 上海长园维安微电子有限公司
IPC: H01L29/06 , H01L29/417 , H01L29/861 , H01L21/285 , H01L21/329
CPC classification number: H01L29/8613 , H01L21/2855 , H01L29/0684 , H01L29/417 , H01L29/6609
Abstract: 本发明公开了一种大浪涌单向TVS器件,包括P型衬底硅片、正面N+区,背面N+区,所述P型衬底硅片正面设有绝缘介质层,所述正面N+区通过接触孔引出正面阴极金属,所述背面N+区和P衬底硅片同时引出背面阳极金属,使得背面N+区和P衬底硅片短接。本发明通过在衬底片背面增加的N+区域,形成寄生NPN晶体管,并对和域同时做金属引出,使寄生NPN晶体管的发射极与基极短接,实现了在同等面积条件下,大幅度提高了TVS的浪涌能力,所获得的TVS器件具有大功率、体积小、集成度高、成本低等优点。
-
公开(公告)号:CN105609500B
公开(公告)日:2018-10-12
申请号:CN201610060179.9
申请日:2016-01-28
Applicant: 嘉兴爱禾电子有限公司
IPC: H01L27/08
CPC classification number: H01L29/063 , H01L27/0814 , H01L29/0649 , H01L29/417 , H01L29/8611 , H01L2924/12036
Abstract: 本发明属于半导体技术领域,公开了一种共极集成二极管,包括共用阳极或者阴极的多个二极管结构;包括:半导体衬底;所述半导体衬底上掺杂一低掺杂漂移区;所述低掺杂漂移区上连接两个或者两个以上的电极;其中,在所述低掺杂漂移区与所述半导体衬底之间或者在所述低掺杂漂移区内形成PN结的情况下,所述两个或者两个以上的电极到二极管结构的PN结的距离不同。本发明提供了一种空间占用率低,安全性高的多二极管集成结构。
-
公开(公告)号:CN108463885A
公开(公告)日:2018-08-28
申请号:CN201680072439.2
申请日:2016-12-07
Applicant: 罗姆股份有限公司
IPC: H01L23/48 , H01L21/52 , H01L27/04 , H01L29/06 , H01L29/12 , H01L29/417 , H01L29/47 , H01L29/78 , H01L29/872
CPC classification number: H01L21/52 , H01L23/48 , H01L27/04 , H01L29/06 , H01L29/12 , H01L29/417 , H01L29/47 , H01L29/78 , H01L29/872 , H01L2224/0603 , H01L2224/32258 , H01L2224/48091 , H01L2224/48247 , H01L2224/4903 , H01L2224/73265 , H01L2924/181 , H01L2924/00012 , H01L2924/00014
Abstract: 本发明的半导体装置包括:半导体芯片,其具有半导体层、第一电极及第二电极,该半导体层具有管芯接合侧的第一面、与所述第一面相反一侧的第二面以及在与所述第一面和所述第二面交叉的方向上延伸的端面,该第一电极形成于所述第一面,在相比于所述端面向内侧偏离的位置具有周缘,该第二电极形成于所述第二面;管芯接合有所述半导体芯片的导电性基板;导电性分隔壁,其在所述导电性基板上支承所述半导体芯片,具有比所述第一电极小的平面面积;以及树脂封装,其至少将所述半导体芯片和所述导电性分隔壁密封。
-
公开(公告)号:CN108365019A
公开(公告)日:2018-08-03
申请号:CN201810142411.2
申请日:2018-02-11
Applicant: 中国工程物理研究院电子工程研究所
IPC: H01L29/92 , H01L29/93 , H01L29/417 , H01L21/329
CPC classification number: H01L29/92 , H01L29/417 , H01L29/6609 , H01L29/93
Abstract: 本发明提供了一种横向结构的半导体异质结变容管装置,旨在解决现有金属电极不与异质结的二维电子气形成直接的肖特基接触导致结电容、串联电阻过大和器件频率太低的问题。本发明包括衬底、缓冲层半导体、异质结半导体结构、帽层半导体、介质层、金属阳极和金属阴极;质结半导体结构均由沟道层和势垒层组成,沟道层上存在有二维电子气;异质结半导体结构上表面开设有凹槽,金属阳极和金属阴极分别位于不同的凹槽内,金属阳极和金属阴极均与凹槽侧壁形成肖特基接触。金属阳极和金属阴极均与异质结半导体结构的二维电子气形成一维肖特基接触的横向结构变容管,大幅降低了变容管的零偏电容和串联电阻,并显著提高了电容的非线性,提升器件高频特性。
-
公开(公告)号:CN108292682A
公开(公告)日:2018-07-17
申请号:CN201780004150.1
申请日:2017-02-27
Applicant: 新电元工业株式会社
IPC: H01L29/78 , H01L29/41 , H01L29/739 , H01L29/861 , H01L29/868 , H01L29/872
CPC classification number: H01L29/868 , H01L29/0619 , H01L29/0634 , H01L29/0649 , H01L29/0692 , H01L29/0696 , H01L29/417 , H01L29/66136 , H01L29/66143 , H01L29/66712 , H01L29/66734 , H01L29/7395 , H01L29/7397 , H01L29/78 , H01L29/7802 , H01L29/7813 , H01L29/872
Abstract: 本发明的功率半导体装置100,包括:半导体基体110,在第一半导体层112上层积有第二半导体层114,在第二半导体层114的表面形成有沟槽118,在沟槽118内形成有由外延层构成的第三半导体层116;第一电极126;层间绝缘膜122,具有规定开口128;以及第二电极124,其中,在开口128的内部填充有金属,并且开口128位于避开第三半导体层116的中央部的位置上,第二电极124经由金属与第三半导体层116相连接,第三半导体层116的中央部的表面被层间绝缘膜122所覆盖。根据本发明的半导体装置,其提供一种:具备在沟槽118内形成有由外延层构成的第三半导体层116的,同时不易因穿通模式下的击穿导致耐压降低的半导体装置。
-
公开(公告)号:CN105304653B
公开(公告)日:2018-07-03
申请号:CN201510846601.9
申请日:2015-11-27
Applicant: 深圳市华星光电技术有限公司
Inventor: 曾勉
IPC: H01L27/12 , H01L29/786 , H01L21/77 , G02F1/1362 , G02F1/133
CPC classification number: H01L29/786 , G02F1/136227 , G02F1/13624 , G02F1/1368 , H01L21/77 , H01L27/12 , H01L27/3248 , H01L27/3279 , H01L29/417 , H01L29/423 , H01L51/0545 , H01L51/105
Abstract: 本发明提供一种像素结构、阵列基板、液晶显示面板及像素结构制造方法。像素结构包括像素电极层及薄膜晶体管。薄膜晶体管包括栅极、与栅极绝缘的源极和漏极以及有机半导体层。像素结构还包括ITO层及金属层,金属层设置于ITO层的一部分之上。ITO层上形成有源极、漏极。有机半导体层所形成的图案电连接于ITO层及金属层,像素电极层电连接于金属层及ITO层。本发明中,在ITO层上形成源极、漏极,并且由于ITO层的一部分之上设置有金属层,因此,可极大减少源极、漏极与有机半导体层的接触电阻,再者,将ITO层搭配金属层设置为有机薄膜晶体管的数据电极层,可使得液晶显示面板中的数据导通线的电阻不会过大。
-
公开(公告)号:CN107895689A
公开(公告)日:2018-04-10
申请号:CN201710919363.9
申请日:2017-09-30
Applicant: 拉碧斯半导体株式会社
Inventor: 米仓智子
IPC: H01L21/027 , H01L29/78 , H01L21/336 , G03F7/20 , G03F7/16 , G03F7/42
CPC classification number: H01L29/4238 , H01L23/3157 , H01L24/03 , H01L24/05 , H01L29/0615 , H01L29/0619 , H01L29/0638 , H01L29/404 , H01L29/417 , H01L29/41741 , H01L29/7395 , H01L29/7802 , H01L29/7811 , H01L2224/02166 , H01L2224/0382 , H01L2224/05558 , H01L2924/13055 , H01L2924/13091 , H01L21/027 , G03F7/16 , G03F7/2022 , G03F7/42 , H01L29/66477 , H01L29/78
Abstract: 本发明提供一种能够抑制保护膜的残渣的产生的半导体装置。半导体装置包含半导体基板;导电膜,覆盖半导体基板的表面,且在表面具有相互平行地配置的多个凹部;以及保护膜,以在具备相对于多个凹部形成大于0°且小于90°的角度的边的开口部使导电膜部分露出的方式覆盖导电膜的表面。
-
公开(公告)号:CN104979179B
公开(公告)日:2018-03-16
申请号:CN201510160872.9
申请日:2015-04-07
Applicant: 三菱电机株式会社
IPC: H01L21/28
CPC classification number: H01L29/456 , H01L21/0485 , H01L21/28512 , H01L21/28568 , H01L29/417 , H01L29/41708 , H01L29/732 , H01L29/8611
Abstract: 提供一种半导体装置以及半导体装置的制造方法,其能够一边得到良好的电气特性,一边抑制在硅衬底处形成的保护膜等的功能受损,抑制Si-Ti面的剥离。N型硅衬底(2)在一个面具有由P型硅构成并与N型硅衬底(2)形成PN结的正极层(1),在另一个面具有由N型硅层构成的负极层(3)。半导体装置(10)还具备:第一电极膜(4),其在负极层(3)上形成,由钛构成,形成SiTi接合;第二电极膜(7),其在第一电极膜(4)上形成,由Al-Si构成,形成Ti-AlSi接合;第三电极膜(5),其在第二电极膜上形成,由Ni构成,形成AlSi-Ni接合;以及第四电极膜(6),其在第三电极膜(5)上形成,由Au构成。
-
公开(公告)号:CN107768427A
公开(公告)日:2018-03-06
申请号:CN201710840090.9
申请日:2013-06-12
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L29/36 , H01L29/739 , H01L29/861 , H01L29/16 , H01L29/20
CPC classification number: H01L29/872 , H01L29/0615 , H01L29/0619 , H01L29/063 , H01L29/0638 , H01L29/0684 , H01L29/0692 , H01L29/0834 , H01L29/1602 , H01L29/1608 , H01L29/2003 , H01L29/36 , H01L29/417 , H01L29/7393 , H01L29/7397 , H01L29/861 , H01L29/8611 , H01L29/868
Abstract: 本发明涉及一种半导体装置。在n-型漂移层(1)的顶面设置有p型正极层(2)。在n-型漂移层(1)的底面设置有n型负极层(3)。在n-型漂移层(1)与n型负极层(3)之间设置有n型缓冲层(4)。n型缓冲层(4)的峰值浓度高于n-型漂移层(1),低于n型负极层(3)。n-型漂移层(1)与n型缓冲层(4)的连接部分处的载流子浓度的梯度为20~2000cm-4。
-
-
-
-
-
-
-
-
-