半导体器件
    1.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN119697987A

    公开(公告)日:2025-03-25

    申请号:CN202410770766.1

    申请日:2024-06-14

    Abstract: 提供了一种半导体器件。所述半导体器件包括半导体图案、位于所述半导体图案上的电介质层和位于所述电介质层上的导电图案。所述半导体图案和所述电介质层中的每一者包括杂质。所述电介质层包括杂质的浓度分布,所述杂质的浓度分布包括第一变化区段和第二变化区段,所述第一变化区段包括贯穿所述电介质层朝向所述半导体图案减小的杂质的第一浓度,所述第二变化区段包括贯穿所述电介质层朝向所述半导体图案减小的杂质的第二浓度。

    半导体装置及其制造方法
    2.
    发明公开

    公开(公告)号:CN118540936A

    公开(公告)日:2024-08-23

    申请号:CN202311334162.4

    申请日:2023-10-16

    Abstract: 本公开涉及一种半导体装置及其制造方法,并且根据实施例的半导体装置包括:衬底,其包括由元件隔离层限定的有源区;与有源区交叉的字线;位线,其在与字线不同的方向上与有源区交叉;直接接触件,其连接在有源区和位线之间;连接到有源区的埋置接触件;以及位线间隔件,其设置在位线和埋置接触件之间并且包括碳。位线间隔件包括与位线相邻并具有第一碳含量的第一区和与埋置接触件相邻并具有高于第一碳含量的第二碳含量的第二区。

    半导体存储器件
    3.
    发明公开

    公开(公告)号:CN118382291A

    公开(公告)日:2024-07-23

    申请号:CN202410031749.6

    申请日:2024-01-09

    Abstract: 提供了一种半导体存储器件。半导体存储器件包括:在衬底上沿第一方向延伸的位线,设置在位线上的第一沟道图案,设置在位线上并在第一方向上与第一沟道图案间隔开的第二沟道图案,设置在第一沟道图案与第二沟道图案之间并沿第二方向延伸的第一字线,设置在第一沟道图案与第二沟道图案之间、沿第二方向延伸并在第一方向上与第一字线间隔开的第二字线,及分别设置在第一沟道图案和第二沟道图案上并且分别连接到第一沟道图案和第二沟道图案的第一电容器和第二电容器,第一沟道图案和第二沟道图案均包括包含铟(In)、镓(Ga)和锡(Sn)的第一金属氧化物图案,并且在第一金属氧化物图案的空间组成分布中,锡峰的位置不同于镓峰的位置。

    半导体存储器装置
    4.
    发明公开

    公开(公告)号:CN116960156A

    公开(公告)日:2023-10-27

    申请号:CN202310078180.4

    申请日:2023-01-19

    Abstract: 提供了半导体存储器装置。所述半导体存储器装置包括:位线;沟道图案,包括位线上的水平沟道部分和从水平沟道部分竖直突出的竖直沟道部分;字线,在水平沟道部分上,并且在竖直沟道部分的侧壁上;以及栅极绝缘图案,在字线与沟道图案之间。沟道图案包括氧化物半导体,并且包括顺序堆叠的第一沟道层、第二沟道层和第三沟道层。第一沟道层至第三沟道层包括第一金属,并且第二沟道层还包括与第一金属不同的第二金属。第一沟道层的至少一部分接触位线。

    制造半导体器件的方法
    9.
    发明授权

    公开(公告)号:CN109216197B

    公开(公告)日:2024-04-02

    申请号:CN201810593036.3

    申请日:2018-06-08

    Abstract: 一种制造半导体器件的方法包括:形成包括交替地堆叠在衬底上的至少一个牺牲层和至少一个半导体层的堆叠结构;在堆叠结构上形成伪栅结构;使用伪栅结构作为掩模来在堆叠结构中蚀刻凹部;蚀刻牺牲层被凹部暴露的部分以形成蚀刻的牺牲层;在蚀刻的牺牲层上形成第一间隔膜;在第一间隔膜上形成第二间隔膜,第二间隔膜包括与第一间隔膜的材料不同的材料;去除第二间隔膜的第一部分,使得第二间隔膜的第二部分保留;以及在第二间隔膜的第二部分上形成第三间隔膜。

    场效应晶体管和包括该场效应晶体管的集成电路器件

    公开(公告)号:CN117673153A

    公开(公告)日:2024-03-08

    申请号:CN202311093686.9

    申请日:2023-08-28

    Abstract: 提供了一种场效应晶体管和包括该场效应晶体管的集成电路器件,所述场效应晶体管包括:栅电极层;氧化物半导体层,包括镓(Ga)以及从铟(In)和锌(Zn)中选择的至少一种金属元素;以及介电层,在栅电极层与氧化物半导体层之间,其中,氧化物半导体层包括子半导体层和主半导体层,子半导体层与介电层接触,主半导体层与介电层间隔开且使子半导体层在主半导体层与介电层之间,子半导体层具有第一Ga含量,并且子半导体层的第一Ga含量大于包括在子半导体层中的其他金属元素的含量,并且随着距子半导体层的与介电层接触的界面的距离增大而减小。

Patent Agency Ranking