公开(公告)号：CN108695314B

公开(公告)日：2023-12-12

申请号：CN201810305468.X

申请日：2018-04-08

Applicant: 三星电子株式会社

Inventor： 金夏永 ,  金昌汎 ,  卢贤定 ,  宋泰中 ,  李达熙 ,  赵成伟

IPC: H01L27/02

Abstract: 本公开提供了集成电路及其制造方法以及集成电路的导电层。一种集成电路包括：在第一导电层中的第一导电图案；第二导电图案，在第一导电层之上的第二导电层中；以及通路，与第一导电图案和第二导电图案电连接以允许从第一导电图案流动到第二导电图案的第一电流和从第二导电图案流动到第一导电图案的第二电流在不同的时间经过。通路布置在第一导电图案上使得在第一导电图案中第一电流的路径不与第二电流的路径重叠。

公开(公告)号：CN118352353A

公开(公告)日：2024-07-16

申请号：CN202410030296.5

申请日：2024-01-08

Applicant: 三星电子株式会社

Inventor： 赵庸恩 ,  崔银希 ,  金起范 ,  金宣暻 ,  金夏永 ,  卢贤定 ,  裵武奎

IPC: H01L27/02 ,  H01L27/092 ,  G06F30/327 ,  G06F30/392 ,  G06F30/394

Abstract: 一种集成电路包括：第一区域，所述第一区域具有布置在沿第一方向延伸的第一行中的多个第一单元和在与所述第一方向交叉的第二方向上延伸的多个第一栅电极；第二区域，所述第二区域具有布置在沿所述第一方向延伸的第二行中的多个第二单元和在所述第二方向上延伸的多个第二栅电极；以及第三区域，所述第三区域位于所述第一区域与所述第二区域之间并且具有在所述第二方向上延伸的多个第三栅电极。每个所述第二行的第二高度大于每个所述第一行的第一高度。所述第一栅电极的节距、所述第二栅电极的节距和所述第三栅电极的节距是相同的。

公开(公告)号：CN105701268A

公开(公告)日：2016-06-22

申请号：CN201510638791.5

申请日：2015-09-30

Applicant: 三星电子株式会社

Inventor： 徐在禹 ,  金夏永 ,  卢贤定

IPC: G06F17/50

Abstract: 公开了一种集成电路和一种设计集成电路的布局的方法。所述设计集成电路的布局的方法包括：在所述布局中放置第一单元；在所述布局中在第一边界处与第一单元相邻地放置第二单元，第一边界介于第一单元与第二单元之间；生成可由处理器运行的多个命令以形成基于布局的半导体设备。第一单元包括第一图案和第二图案。第一图案和第二图案与第一边界相邻，第一图案和第二图案具有不同的颜色，第一图案和第一边界之间的第一边界空间不同于第二图案与第一边界之间的第二边界空间。

公开(公告)号：CN118231370A

公开(公告)日：2024-06-21

申请号：CN202311668148.8

申请日：2023-12-06

Applicant: 三星电子株式会社

Inventor： 赵庸恩 ,  金起范 ,  金宣暻 ,  金夏永 ,  卢贤定

IPC: H01L23/498 ,  H01L23/60 ,  H01L23/538 ,  H01L25/18 ,  H01L25/16 ,  H10B80/00

Abstract: 提供了一种半导体装置。所述半导体装置可以包括：基底，包括禁用区域(KOZ)和布局整理单元区域；贯穿硅过孔(TSV)，穿透基底并被KOZ围绕；ESD二极管，位于基底的上表面上；驱动器电路；栅极结构；以及金属布线，将TSV、ESD二极管和驱动器电路电连接。布局整理单元区域可以围绕KOZ和ESD二极管。驱动器电路可以与布局整理单元区域相邻并位于布局整理单元区域外部。基底可以包括有源区域，有源区域从位于布局整理单元区域内部的端部延伸。栅极结构可以与有源区域交叉以形成半导体组件。驱动器电路可以包括半导体组件中的至少一些半导体组件。

公开(公告)号：CN108695314A

公开(公告)日：2018-10-23

申请号：CN201810305468.X

申请日：2018-04-08

Applicant: 三星电子株式会社

Inventor： 金夏永 ,  金昌汎 ,  卢贤定 ,  宋泰中 ,  李达熙 ,  赵成伟

IPC: H01L27/02

CPC classification number: H01L27/11807 ,  H01L27/0207 ,  H01L2027/11861 ,  H01L2027/11864 ,  H01L2027/11875 ,  H01L2027/11881 ,  H01L2027/11885 ,  H01L27/0203

Abstract: 本公开提供了集成电路及其制造方法以及集成电路的导电层。一种集成电路包括：在第一导电层中的第一导电图案；第二导电图案，在第一导电层之上的第二导电层中；以及通路，与第一导电图案和第二导电图案电连接以允许从第一导电图案流动到第二导电图案的第一电流和从第二导电图案流动到第一导电图案的第二电流在不同的时间经过。通路布置在第一导电图案上使得在第一导电图案中第一电流的路径不与第二电流的路径重叠。

公开(公告)号：CN118231399A

公开(公告)日：2024-06-21

申请号：CN202311661809.4

申请日：2023-12-06

Applicant: 三星电子株式会社

Inventor： 赵庸恩 ,  卢贤定 ,  金起范 ,  金宣暻 ,  金夏永

IPC: H01L27/02 ,  G06F13/40 ,  H01L23/48 ,  H01L21/768

Abstract: 一种半导体器件包括：第一I/O接口单元区域，其具有设置在其中的多个第一静电放电(ESD)二极管、第一驱动器和第一硅通孔(TSV)，并且具有用于电连接多个第一ESD二极管、第一驱动器和第一TSV的第一布线图案和第一过孔图案；以及第二I/O接口单元区域，其具有设置在其中的多个第二ESD二极管、第二驱动器和第二TSV并且具有用于电连接第二驱动器、第二TSV和多个第二ESD二极管的子集的第二布线图案和第二过孔图案，其中，除了该子集之外的第二ESD二极管与第二驱动器和第二TSV分离。

公开(公告)号：CN117727753A

公开(公告)日：2024-03-19

申请号：CN202311595730.6

申请日：2018-04-08

Applicant: 三星电子株式会社

Inventor： 金夏永 ,  金昌汎 ,  卢贤定 ,  宋泰中 ,  李达熙 ,  赵成伟

IPC: H01L27/02

Abstract: 本公开提供了集成电路。一种集成电路包括：在第一导电层中的第一导电图案；第二导电图案，在第一导电层之上的第二导电层中；以及通路，与第一导电图案和第二导电图案电连接以允许从第一导电图案流动到第二导电图案的第一电流和从第二导电图案流动到第一导电图案的第二电流在不同的时间经过。通路布置在第一导电图案上使得在第一导电图案中第一电流的路径不与第二电流的路径重叠。

公开(公告)号：CN105701268B

公开(公告)日：2021-02-26

申请号：CN201510638791.5

申请日：2015-09-30

Applicant: 三星电子株式会社

Inventor： 徐在禹 ,  金夏永 ,  卢贤定

IPC: G06F30/392 ,  G06F30/3953

Abstract: 公开了一种集成电路和一种设计集成电路的布局的方法。所述设计集成电路的布局的方法包括：在所述布局中放置第一单元；在所述布局中在第一边界处与第一单元相邻地放置第二单元，第一边界介于第一单元与第二单元之间；生成可由处理器运行的多个命令以形成基于布局的半导体设备。第一单元包括第一图案和第二图案。第一图案和第二图案与第一边界相邻，第一图案和第二图案具有不同的颜色，第一图案和第一边界之间的第一边界空间不同于第二图案与第一边界之间的第二边界空间。