公开(公告)号：CN118969779A

公开(公告)日：2024-11-15

申请号：CN202410557192.X

申请日：2024-05-07

Applicant: 三星电子株式会社

Inventor： 李在俊 ,  吴世一 ,  吉汎涌 ,  金东柱 ,  俞昌植 ,  林受衍 ,  韩相根

IPC: H01L23/60 ,  H01L25/18 ,  H01L23/535 ,  H01L23/488 ,  H10B80/00

Abstract: 一种半导体器件包括：半导体衬底；通路结构，所述通路结构穿过所述半导体衬底；第一二极管，所述第一二极管包括掺杂有第一导电型杂质的第一杂质区和掺杂有第二导电型杂质的第二杂质区；以及第二二极管，所述第二二极管包括掺杂有所述第一导电型杂质的第三杂质区和掺杂有所述第二导电型杂质的第四杂质区，其中，所述第二导电型杂质不同于所述第一导电型杂质，并且其中，所述第一杂质区、所述第二杂质区、所述第三杂质区和所述第四杂质区中的至少一者与所述通路结构的排除区交叠。

公开(公告)号：CN113571105A

公开(公告)日：2021-10-29

申请号：CN202110266588.5

申请日：2021-03-11

Applicant: 三星电子株式会社

Inventor： 文炳模 ,  吉汎涌 ,  金知慧

IPC: G11C5/14 ,  G11C7/10

Abstract: 公开了一种存储器器件，包括：第一电源引脚，在第一电源区域中并且配置为接收第一电源电压；数据引脚，配置为发送或接收数据信号，所述数据引脚被布置在均包括所述第一电源区域的第一区中和第二区中；控制引脚，配置为发送或接收控制信号，在所述第一区中和在所述第二区中；第二电源引脚，在所述第一区和所述第二区之间的第二电源区域中，并且配置为接收与所述第一电源电压不同的第二电源电压；以及地引脚，在所述第二电源区域中并且配置为接收地电压。

公开(公告)号：CN110097900A

公开(公告)日：2019-08-06

申请号：CN201811072322.1

申请日：2018-09-14

Applicant: 三星电子株式会社

Inventor： 吉汎涌 ,  金梁基

IPC: G11C7/10

Abstract: 提供了一种集成电路装置和半导体装置，所述集成电路装置包括：读取选通信号发送器，包括主输出驱动电路和牺牲输出驱动电路，牺牲输出驱动电路的输出端子电结合到主输出驱动电路的输出端子。读取选通信号发送器被配置为：(i)响应于一对周期性驱动信号，在读取时间间隔期间生成周期性激活的读取选通信号，所述一对周期性驱动信号的相位在读取时间间隔期间相对于彼此相差180°；(ii)响应于激活的牺牲控制信号，在非读取时间间隔期间以固定的逻辑电平生成禁用的读取选通信号。主输出驱动电路在读取时间间隔期间响应于所述一对周期性驱动信号，牺牲输出驱动电路在非读取时间间隔期间响应于激活的牺牲控制信号。