公开(公告)号：CN114446908A

公开(公告)日：2022-05-06

申请号：CN202111004796.4

申请日：2021-08-30

Applicant: 三星电子株式会社

Inventor： 金勇烨 ,  吴世一 ,  金恩知 ,  朴光郁 ,  柳志学

IPC: H01L23/48 ,  H01L23/544

Abstract: 一种用于套刻测量的硅通孔(TSV)标记包括：第一TSV，在与衬底的顶表面垂直的第一方向上延伸穿过衬底的至少一部分；以及至少一个环形图案，在与衬底的顶表面平行的第二方向上与第一TSV分开并围绕第一TSV，至少一个环形图案布置在沿第一方向比第一TSV的顶表面低的层中，其中，内测量点对应于第一TSV，外测量点对应于至少一个环形图案，并且内测量点和外测量点被布置为提供对TSV的套刻测量。

公开(公告)号：CN118969779A

公开(公告)日：2024-11-15

申请号：CN202410557192.X

申请日：2024-05-07

Applicant: 三星电子株式会社

Inventor： 李在俊 ,  吴世一 ,  吉汎涌 ,  金东柱 ,  俞昌植 ,  林受衍 ,  韩相根

IPC: H01L23/60 ,  H01L25/18 ,  H01L23/535 ,  H01L23/488 ,  H10B80/00

Abstract: 一种半导体器件包括：半导体衬底；通路结构，所述通路结构穿过所述半导体衬底；第一二极管，所述第一二极管包括掺杂有第一导电型杂质的第一杂质区和掺杂有第二导电型杂质的第二杂质区；以及第二二极管，所述第二二极管包括掺杂有所述第一导电型杂质的第三杂质区和掺杂有所述第二导电型杂质的第四杂质区，其中，所述第二导电型杂质不同于所述第一导电型杂质，并且其中，所述第一杂质区、所述第二杂质区、所述第三杂质区和所述第四杂质区中的至少一者与所述通路结构的排除区交叠。

公开(公告)号：CN118632525A

公开(公告)日：2024-09-10

申请号：CN202410263395.8

申请日：2024-03-08

Applicant: 三星电子株式会社

Inventor： 李珍娥 ,  吴世一 ,  白寅硕 ,  俞昌植

IPC: H10B12/00

Abstract: 一种集成电路器件包括：基板，包括单元阵列区域和外围电路区域；第一离子注入区域，在外围电路区域中位于基板的上部中，第一离子注入区域具有在第一水平方向上延伸并穿过第一离子注入区域的多个线沟槽；多个下电容器电介质膜，每个下电容器电介质膜配置为分别覆盖相应线沟槽的内壁；多条掩埋导电线，每条部分地填充相应线沟槽并且每条设置在相应下电容器电介质膜上；多个第一下电容器接触，每个与相应掩埋导电线接触；以及多个第二下电容器接触，与第一离子注入区域接触。