公开(公告)号：CN113571525A

公开(公告)日：2021-10-29

申请号：CN202110452234.X

申请日：2021-04-26

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金炫哲 ,  山田悟 ,  柳成原 ,  弘载昊

IPC: H01L27/11563 ,  H01L27/11578 ,  H01L27/11568

Abstract: 本公开提供了半导体存储器件。该半导体存储器件包括：第一半导体图案，包括第一杂质区、第二杂质区和沟道区，第一杂质区在第一方向上与基板间隔开并具有第一导电类型，第二杂质区具有与第一导电类型不同的第二导电类型，并且沟道区在第一杂质区和第二杂质区之间；第一导电连接线，连接到第一杂质区并在与第一方向不同的第二方向上延伸；以及第一栅极结构，在第一方向上延伸并包括第一栅电极和第一栅极绝缘膜，其中第一栅电极穿透沟道区，并且第一栅极绝缘膜在第一栅电极和第一半导体图案之间。

公开(公告)号：CN108695327A

公开(公告)日：2018-10-23

申请号：CN201810326639.7

申请日：2018-04-12

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  金俊秀 ,  金熙中 ,  安泰玧 ,  山田悟 ,  李元锡 ,  全南镐 ,  郑文泳 ,  许基宰 ,  弘载昊

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体器件及制造其的方法。具有衬底的半导体器件可以包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面，凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，并且第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。

公开(公告)号：CN113517014A

公开(公告)日：2021-10-19

申请号：CN202110290970.X

申请日：2021-03-18

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金炫哲 ,  山田悟 ,  柳成原 ,  弘载昊

IPC: G11C13/00 ,  G06N3/04 ,  G06N3/063

Abstract: 公开了神经形态装置及其操作方法。所述神经形态装置包括突触阵列，突触阵列包括：输入线，沿第一方向延伸，并且从连接到输入线的轴突电路独立地接收输入信号；位线，沿与第一方向交叉的第二方向延伸并且输出输出信号；单元串，均包括在输入线与位线之间串联连接的串选择晶体管和至少两个电阻忆阻器元件；电极垫，在输入线与位线之间堆叠并且彼此间隔开，并且连接到串选择晶体管和所述至少两个电阻忆阻器元件；解码器，将串选择信号或字线选择信号施加到电极垫；以及神经元电路，各自连接到所述多条位线中的与单元串中的一个连接的一条位线，对输出信号进行求和，当求和的输出信号大于预定的阈值时对求和的输出信号进行转换并且输出转换后的信号。

公开(公告)号：CN112310083A

公开(公告)日：2021-02-02

申请号：CN202010697139.1

申请日：2020-07-20

Applicant: 三星电子株式会社

Inventor： 朴硕汉 ,  金容锡 ,  金熙中 ,  山田悟 ,  李炅奂 ,  弘载昊 ,  黄有商

IPC: H01L27/11502 ,  H01L27/11514 ,  H01L27/11507

Abstract: 提供了一种半导体装置。所述半导体装置包括：第一堆叠结构，包括在基底上交替地堆叠的多个第一绝缘图案和多个第一半导体图案，第一堆叠结构在平行于基底的上表面的第一方向上延伸；第一导电图案，位于第一堆叠结构的一个侧表面上，第一导电图案在与基底的上表面交叉的第二方向上延伸；以及第一铁电层，位于第一堆叠结构与第一导电图案之间，第一铁电层在第二方向上延伸，其中，第一半导体图案中的每个包括沿着第一方向顺序地布置的第一杂质区、第一沟道区和第二杂质区。

公开(公告)号：CN108695327B

公开(公告)日：2023-09-12

申请号：CN201810326639.7

申请日：2018-04-12

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  金俊秀 ,  金熙中 ,  安泰玧 ,  山田悟 ,  李元锡 ,  全南镐 ,  郑文泳 ,  许基宰 ,  弘载昊

IPC: H10B12/00

Abstract: 提供了一种半导体器件及制造其的方法。具有衬底的半导体器件可以包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面，凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，并且第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。

公开(公告)号：CN114664830A

公开(公告)日：2022-06-24

申请号：CN202111445439.1

申请日：2021-11-30

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金一权 ,  金熙中 ,  赵珉熙 ,  弘载昊

IPC: H01L27/108

Abstract: 提供了性能和可靠性改善的半导体存储器件。所述半导体存储器件包括：导电线，所述导电线在衬底上在第一方向上延伸；层间绝缘膜，所述层间绝缘膜包括在与所述第一方向相交的第二方向上延伸的单元沟槽，并且位于所述衬底上；第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极在所述第一方向上彼此间隔开并且均在所述第二方向上延伸，并且位于所述单元沟槽内部；沟道层，所述沟道层位于所述单元沟槽内部并电连接到所述导电线，并且位于所述第一栅电极和所述第二栅电极上；以及栅极绝缘层，所述栅极绝缘层介于所述第一栅电极和所述沟道层之间以及所述第二栅电极和所述沟道层之间。

公开(公告)号：CN114446990A

公开(公告)日：2022-05-06

申请号：CN202111276609.8

申请日：2021-10-29

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金一权 ,  金炫哲 ,  徐亨源 ,  柳成原 ,  弘载昊

IPC: H01L27/11578 ,  H01L27/11568

Abstract: 提供一种具有改善的电特性的半导体存储器件。该半导体存储器件包括：第一半导体图案，其在第一方向上与衬底分离；第一栅极结构，其在第一方向上延伸并穿透第一半导体图案；第一导电连接线，其连接至第一半导体图案并在不同于第一方向的第二方向上延伸；以及第二导电连接线，其连接至第一半导体图案。第一栅极结构位于第一导电连接线和第二导电连接线之间，第一栅极结构包括第一栅电极和第一栅极绝缘膜，且第一栅极绝缘膜包括与第一半导体图案接触的第一电荷保持膜。

公开(公告)号：CN214672616U

公开(公告)日：2021-11-09

申请号：CN202120902508.6

申请日：2021-04-26

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金炫哲 ,  山田悟 ,  柳成原 ,  弘载昊

IPC: H01L27/11563 ,  H01L27/11578 ,  H01L27/11568

Abstract: 本实用新型提供了半导体存储器件。该半导体存储器件包括：第一半导体图案，包括第一杂质区、第二杂质区和沟道区，第一杂质区在第一方向上与基板间隔开并具有第一导电类型，第二杂质区具有与第一导电类型不同的第二导电类型，并且沟道区在第一杂质区和第二杂质区之间；第一导电连接线，连接到第一杂质区并在与第一方向不同的第二方向上延伸；以及第一栅极结构，在第一方向上延伸并包括第一栅电极和第一栅极绝缘膜，其中第一栅电极穿透沟道区，并且第一栅极绝缘膜在第一栅电极和第一半导体图案之间。