-
公开(公告)号：CN110534524B
公开(公告)日：2024-06-18
申请号：CN201910276163.5
申请日：2019-04-08
Applicant: 三星电子株式会社
Abstract: 公开了一种垂直半导体装置，该垂直半导体装置包括其中绝缘图案和导电图案交替且重复地堆叠在基底上的导电图案结构。导电图案结构包括具有阶梯形状的边缘部分。导电图案中的每个导电图案包括与边缘部分中的阶梯的上表面对应的垫区域。垫导电图案被设置为接触垫区域的上表面的一部分。掩模图案设置在垫导电图案的上表面上。接触塞穿透掩模图案以接触垫导电图案。
-
公开(公告)号：CN118042845A
公开(公告)日：2024-05-14
申请号：CN202311409969.X
申请日：2023-10-27
Applicant: 三星电子株式会社
Abstract: 一种三维铁电存储器装置，包括：沟道，其位于衬底上并在基本上垂直于衬底上表面的竖直方向上延伸；栅极绝缘图案和导电图案，栅极绝缘图案和导电图案在基本上平行于衬底上表面的水平方向上堆叠在沟道的侧壁上并围绕沟道的侧壁；铁电图案，其接触导电图案的外侧壁的一部分；栅电极，其接触铁电图案；以及分别接触沟道的下表面和上表面的第一源极/漏极图案和第二源极/漏极图案。
-
公开(公告)号：CN117881193A
公开(公告)日：2024-04-12
申请号：CN202311305406.6
申请日：2023-10-10
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：单元基板；顺序地堆叠在所述单元基板上并且在第一方向上延伸的多个栅电极；在不同于所述第一方向的第二方向上延伸并且穿透所述多个栅电极的第一沟道结构和第二沟道结构；以及设置在所述多个栅电极上的位线。所述第一沟道结构和所述第二沟道结构均包括顺序地设置在所述多个栅电极的侧壁上的铁电层、沟道层、栅极绝缘层和背栅电极。所述第一沟道结构和所述第二沟道结构在所述第一方向上彼此相邻并且共享位线。
-
公开(公告)号：CN111312720B
公开(公告)日：2024-03-12
申请号：CN201911198874.1
申请日：2019-11-29
Applicant: 三星电子株式会社
Abstract: 本公开提供了垂直半导体器件。一种垂直半导体器件包括：导电图案结构，在第一方向上延伸；沟槽，在交叉第一方向的第二方向上的两个相邻的导电图案结构之间；存储层，设置在沟槽的侧壁上；第一绝缘层，设置在沟槽中并在第一方向上彼此间隔开；沟道图案，设置在存储层上且在沟槽中，并在第一方向上彼此间隔开；以及蚀刻停止层图案，设置在沟槽中。每个导电图案结构包括交替堆叠在基板的上表面上的导电图案和绝缘层。每个蚀刻停止层图案设置在对应的第一绝缘层和存储层中的阻挡电介质层之间。蚀刻停止层图案在第一方向上彼此间隔开。
-
公开(公告)号：CN117596890A
公开(公告)日：2024-02-23
申请号：CN202310267027.6
申请日：2023-03-14
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括第一单元阵列和第二单元阵列。第一单元阵列包括：第一栅电极，沿竖直方向延伸；第一栅电极的侧表面上的第一沟道图案；以及第一位线，电连接到第一沟道图案。第二单元阵列包括：第二栅电极，沿竖直方向延伸；第二栅电极的侧表面上的第二沟道图案；以及第二位线，电连接到第二沟道图案。第一位线焊盘电连接到第一位线，并且第二位线焊盘电连接到第二位线。第一位线焊盘与第二位线焊盘通过第一单元阵列和第二单元阵列间隔开，第一单元阵列和第二单元阵列介于第一位线焊盘与第二位线焊盘之间。
-
Patent Agency Ranking
公开(公告)号：CN117525123A
公开(公告)日：2024-02-06
申请号：CN202310968722.5
申请日：2023-08-02
Applicant: 三星电子株式会社
Abstract: 提供了半导体器件。该半导体器件包括：基板；栅极结构，设置在基板上并在第一方向上延伸；以及有源图案，在第二方向上与基板间隔开，在第三方向上延伸并穿透栅极结构，其中有源图案包括二维半导体材料，栅极结构包括依次堆叠在有源图案上的栅极绝缘层、下栅极导电层、铁电层和上栅极导电层，栅极绝缘层包括六方氮化硼(h‑BN)，铁电层包括二维材料的双层。
-
公开(公告)号：CN117377321A
公开(公告)日：2024-01-09
申请号：CN202310246133.6
申请日：2023-03-14
Applicant: 三星电子株式会社
IPC: H10B51/30
Abstract: 一种半导体器件，可以包括：第一导线，在衬底上并在第一方向上彼此间隔开；第二导线，在第二方向上与第一导线间隔开；第三导线，在第二方向上与第二导线间隔开；栅电极，在第一导线、第二导线和第三导线之间并在第一方向上延伸；铁电图案，在栅电极的相应侧表面上；栅极绝缘图案，在栅电极的相应侧表面上并与该栅电极的相应侧表面间隔开，铁电图案分别在该栅极绝缘图案和该栅电极的相应侧表面之间；以及沟道图案，沿栅极绝缘图案的相应侧表面延伸。每个沟道图案可以分别电连接到第二导线，并且可以分别电连接到第一导线或第三导线。
-
公开(公告)号：CN116133418A
公开(公告)日：2023-05-16
申请号：CN202211022832.4
申请日：2022-08-25
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件可以包括：彼此间隔开的第一位线和第二位线；层间绝缘层，覆盖第一位线和第二位线并包括凹槽，凹槽延伸以与第一位线和第二位线两者交叉；第一沟道图案，连接到第一位线并与凹槽的内侧表面接触并且覆盖层间绝缘层的顶表面；第二沟道图案，连接到第二位线并与凹槽的另一内侧表面接触并且覆盖层间绝缘层的顶表面；在凹槽中的字线；第一电极和第二电极，在层间绝缘层上并分别与第一沟道图案和第二沟道图案接触；以及在第一电极和第二电极之间的电介质层。
-
-
公开(公告)号：CN114664835A
公开(公告)日：2022-06-24
申请号：CN202111511511.6
申请日：2021-12-06
Applicant: 三星电子株式会社
IPC: H01L27/11514 , H01L27/11507
Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：第一字线，在竖直方向上延伸；第二字线，在第一水平方向上与第一字线间隔开，并且在竖直方向上延伸；第一半导体图案，具有围绕第一字线的环形的水平剖面并且构成第一单元晶体管的一部分；第二半导体图案，具有围绕第二字线的环形的水平剖面并且构成第二单元晶体管的一部分；单元电容器，在第一半导体图案与第二半导体图案之间并且包括第一电极、第二电极和电容器介电膜；第一位线，相对于第一半导体图案与单元电容器相对，并且在第二水平方向上延伸；以及第二位线，相对于第二半导体图案与单元电容器相对。
-
-
-
-
-
-
-
-
-
Search Results
112
records
(took 0.039 seconds)
