封装模块
    1.
    发明公开

    公开(公告)号:CN111199927A

    公开(公告)日:2020-05-26

    申请号:CN201911084521.9

    申请日:2019-11-08

    Abstract: 本发明提供一种封装模块,所述封装模块包括芯结构,所述芯结构包括:框架,具有贯穿部;电子组件,设置在所述贯穿部中;以及绝缘材料,覆盖所述框架和所述电子组件中的每个的至少一部分并且填充所述贯穿部的至少一部分。所述芯结构还具有凹部,其中,阻挡层设置在所述凹部的底表面上。半导体芯片具有连接垫并且设置在所述凹部中使得无效表面面对所述阻挡层。包封剂覆盖所述芯结构和所述半导体芯片中的每个的至少一部分,并且填充所述凹部的至少一部分。互连结构设置在所述芯结构以及所述半导体芯片的有效表面上,并且包括重新分布层。

    封装模块
    2.
    发明授权

    公开(公告)号:CN111199927B

    公开(公告)日:2024-07-12

    申请号:CN201911084521.9

    申请日:2019-11-08

    Abstract: 本发明提供一种封装模块,所述封装模块包括芯结构,所述芯结构包括:框架,具有贯穿部;电子组件,设置在所述贯穿部中;以及绝缘材料,覆盖所述框架和所述电子组件中的每个的至少一部分并且填充所述贯穿部的至少一部分。所述芯结构还具有凹部,其中,阻挡层设置在所述凹部的底表面上。半导体芯片具有连接垫并且设置在所述凹部中使得无效表面面对所述阻挡层。包封剂覆盖所述芯结构和所述半导体芯片中的每个的至少一部分,并且填充所述凹部的至少一部分。互连结构设置在所述芯结构以及所述半导体芯片的有效表面上,并且包括重新分布层。

    半导体封装
    3.
    发明公开
    半导体封装 审中-实审

    公开(公告)号:CN117855183A

    公开(公告)日:2024-04-09

    申请号:CN202310905558.3

    申请日:2023-07-21

    Abstract: 一种半导体封装,包括:第一再分布结构;第一半导体器件,安装在第一再分布结构上;模制层,围绕第一半导体器件;第二再分布结构,设置在模制层和第一半导体器件上;多个竖直连接导体,在模制层中竖直地延伸,并将第一再分布图案电连接到第二再分布图案;第二半导体器件,安装在第二再分布结构上,第二半导体器件和第一半导体器件彼此竖直地部分重叠;散热焊盘结构,接触第一半导体器件的上表面;以及散热板,设置在散热焊盘结构上,并沿第一直线与第二半导体器件间隔开,该第一直线在与第一半导体器件的上表面平行的水平方向上延伸。

    扇出型半导体封装件
    4.
    发明授权

    公开(公告)号:CN109727958B

    公开(公告)日:2023-03-28

    申请号:CN201811060832.7

    申请日:2018-09-12

    Abstract: 本发明提供一种扇出型半导体封装件,所述扇出型半导体封装件包括:框架,包括:绝缘层、布线层及连接过孔层,并且框架具有凹入部和设置在凹入部的底表面上的止挡层;半导体芯片,设置在凹入部中并且具有连接焊盘、设置有连接焊盘的有效表面和与有效表面背对并且设置在止挡层上的无效表面;包封剂,覆盖半导体芯片的至少部分并且填充凹入部的至少部分;及连接构件,设置在框架和半导体芯片的有效表面上并且包括重新分布层,重新分布层使框架的布线层和半导体芯片的连接焊盘彼此电连接。半导体芯片的有效表面和包封剂的上表面之间具有台阶部。

    半导体封装
    5.
    发明公开
    半导体封装 审中-实审

    公开(公告)号:CN115939105A

    公开(公告)日:2023-04-07

    申请号:CN202211219705.3

    申请日:2022-09-30

    Abstract: 一种半导体封装包括:包封层,密封至少一个半导体芯片;重分布级层,布置在包封层上;激光标记金属层,布置在重分布级层上;以及激光标记,布置在激光标记金属层内。激光标记包括字母、数字、图形、符号和识别码,其指示半导体封装的各种信息。

    扇出型半导体封装件
    6.
    发明公开

    公开(公告)号:CN111180413A

    公开(公告)日:2020-05-19

    申请号:CN201911093547.X

    申请日:2019-11-11

    Abstract: 本发明提供一种扇出型半导体封装件,所述扇出型半导体封装件包括:框架,具有凹入部;以及半导体芯片,具有其上设置有连接垫的有效表面和与所述有效表面相对的无效表面,所述半导体芯片设置在所述凹入部中。一个或更多个贯通槽设置在所述凹入部的周围并且各自贯穿所述框架的至少一部分以各自沿着所述半导体芯片的相应的侧表面在相应的方向上延伸。金属层设置在所述一个或更多个贯通槽的侧壁上,并且包封剂覆盖所述框架以及所述半导体芯片中的每个的至少一部分并填充所述凹入部的至少一部分。连接结构设置在所述框架以及所述半导体芯片的所述有效表面上,并包括电连接到所述连接垫的重新分布层。

Patent Agency Ranking