公开(公告)号：CN119340275A

公开(公告)日：2025-01-21

申请号：CN202410440628.7

申请日：2024-04-12

Applicant: 三星电子株式会社

Inventor： 石敬林 ,  郑基珉 ,  黄贤瀞

IPC: H01L23/31 ,  H01L23/48 ,  H01L23/488 ,  H01L23/498 ,  H01L21/50 ,  H01L21/56 ,  H01L21/60

Abstract: 提供了一种包括具有高可靠性的焊盘的半导体封装以及制造该半导体封装的方法。该半导体封装包括第一再分布基板、在第一再分布基板上的半导体芯片、围绕半导体芯片延伸并在第一再分布基板上的贯通柱、以及在半导体芯片和贯通柱上的第二再分布基板。第一焊盘区和第二焊盘区被限定在第二再分布基板的上表面上，第一焊盘区位于第二再分布基板的中心部分，并且第二焊盘区围绕第一焊盘区延伸，平面形状的第一类型焊盘位于第一开口中，具有外突出部分的第二类型焊盘位于第二开口中。

公开(公告)号：CN117637669A

公开(公告)日：2024-03-01

申请号：CN202310699294.0

申请日：2023-06-13

Applicant: 三星电子株式会社

Inventor： 黄贤瀞 ,  金东奎 ,  石敬林 ,  李贤锡

IPC: H01L23/498

Abstract: 一种封装集成电路，包括再分布层，该再分布层具有至少部分地延伸穿过该再分布层的多个导电过孔、以及电连接到多个导电过孔中的对应导电过孔的多个下焊盘。半导体芯片设置在再分布层上，并且设置外部连接端子，该外部连接端子电接触再分布层内的多个下焊盘中的对应下焊盘。多个下焊盘中的每个下焊盘包括：(i)与对应外部连接端子接触的下凸块下金属化(UBM)层，以及(ii)在下UBM层上延伸并且接触下UBM层的上UBM层。此外，下UBM层的上表面相对于上UBM层的接触对应导电过孔的上表面具有更大的横向宽度尺寸。

公开(公告)号：CN118213360A

公开(公告)日：2024-06-18

申请号：CN202311072921.4

申请日：2023-08-24

Applicant: 三星电子株式会社

Inventor： 李治雨 ,  黄贤瀞 ,  朴美蕙

IPC: H01L25/16 ,  H01L23/488 ,  H01L23/52

Abstract: 公开了半导体封装件。所述半导体封装件包括：基板；第一半导体芯片和第二半导体芯片，安装在所述基板上；以及桥接芯片，位于所述第一半导体芯片的第一侧表面与所述第二半导体芯片的第二侧表面之间。所述第一半导体芯片和所述第二半导体芯片通过所述桥接芯片电连接。所述第一半导体芯片包括位于所述第一侧表面上的第一芯片焊盘。所述桥接芯片包括位于所述桥接芯片的第一表面上的第一连接焊盘。所述第一半导体芯片的所述第一侧表面和所述桥接芯片的所述第一表面彼此接触。所述第一芯片焊盘和所述第一连接焊盘包括相同的材料并且彼此接合以构成整体件。

公开(公告)号：CN117855183A

公开(公告)日：2024-04-09

申请号：CN202310905558.3

申请日：2023-07-21

Applicant: 三星电子株式会社

Inventor： 文炅墩 ,  徐祥熏 ,  金知晃 ,  白尚津 ,  黄贤瀞

IPC: H01L23/498 ,  H01L23/367 ,  H01L25/18 ,  H10B80/00

Abstract: 一种半导体封装，包括：第一再分布结构；第一半导体器件，安装在第一再分布结构上；模制层，围绕第一半导体器件；第二再分布结构，设置在模制层和第一半导体器件上；多个竖直连接导体，在模制层中竖直地延伸，并将第一再分布图案电连接到第二再分布图案；第二半导体器件，安装在第二再分布结构上，第二半导体器件和第一半导体器件彼此竖直地部分重叠；散热焊盘结构，接触第一半导体器件的上表面；以及散热板，设置在散热焊盘结构上，并沿第一直线与第二半导体器件间隔开，该第一直线在与第一半导体器件的上表面平行的水平方向上延伸。

公开(公告)号：CN115700911A

公开(公告)日：2023-02-07

申请号：CN202210429384.3

申请日：2022-04-22

Applicant: 三星电子株式会社

Inventor： 金珉呈 ,  金东奎 ,  金钟润 ,  黄贤瀞

IPC: H01L23/498 ,  H01L25/18

Abstract: 提供了半导体封装件。所述半导体封装件包括：第一基底；以及半导体器件，位于第一基底上，其中，第一基底包括：第一介电层，包括第一孔；第二介电层，位于第一介电层上，并且包括与第一孔叠置的第二孔，第二孔比第一孔宽；底凸块，设置在第一孔和第二孔中，底凸块覆第二介电层的一部分；以及连接构件，接合到底凸块。

公开(公告)号：CN118352323A

公开(公告)日：2024-07-16

申请号：CN202311236538.8

申请日：2023-09-22

Applicant: 三星电子株式会社

Inventor： 黄贤瀞 ,  赵圣恩

IPC: H01L23/467 ,  H01L23/373 ,  H01L23/482 ,  H01L23/485

Abstract: 公开了一种半导体封装，该半导体封装包括：中介衬底；芯片堆叠，在中介衬底上并包括竖直地堆叠的第一半导体芯片；第二半导体芯片，在中介衬底上并与芯片堆叠水平间隔开；模塑层，在中介衬底上并围绕芯片堆叠和第二半导体芯片；重分布层，在模塑层上；以及多个导电柱，竖直地穿透模塑层并将中介衬底连接到重分布层。

公开(公告)号：CN118099118A

公开(公告)日：2024-05-28

申请号：CN202310981242.2

申请日：2023-08-04

Applicant: 三星电子株式会社

Inventor： 石敬林 ,  金东奎 ,  金知晃 ,  黄贤瀞

IPC: H01L23/48 ,  H01L23/482 ,  H01L23/485 ,  H01L23/498 ,  H01L23/373 ,  H01L21/60

Abstract: 公开了半导体封装及其制造方法。该半导体封装包括：下半导体芯片，在第一重分布衬底上，并包括通孔；下模制层，在第一重分布衬底上，并围绕下半导体芯片；下柱，在第一重分布衬底上，并与下半导体芯片横向间隔开；上半导体芯片，在下半导体芯片上，并耦接到通孔；上模制层，在下模制层上，并围绕上半导体芯片；上柱，在下模制层上，并与上半导体芯片横向间隔开；以及第二重分布衬底，在上模制层上，并耦接到上柱。下模制层的顶表面位于比下半导体芯片的顶表面的水平高的水平处。

公开(公告)号：CN116110876A

公开(公告)日：2023-05-12

申请号：CN202211394880.6

申请日：2022-11-08

Applicant: 三星电子株式会社

Inventor： 黄贤瀞 ,  金东奎 ,  石敬林 ,  李元宰

IPC: H01L23/498 ,  H01L23/528 ,  H01L23/538 ,  H01L23/552 ,  H01L23/14 ,  H01L23/31

Abstract: 公开了再分布衬底，可以包括：第一互连层，具有第一绝缘图案、第一虚设图案和第二虚设图案，第一虚设图案和第二虚设图案在第一绝缘图案中；以及第二互连层，堆叠在第一互连层上，第二互连层具有第二绝缘图案、信号图案和电源/接地图案，信号图案和电源/接地图案在第二绝缘图案中。第一虚设图案可以位于信号图案下方，并且第二虚设图案可以位于电源/接地图案下方。第一虚设图案可以包括点状图案，并且第二虚设图案可以包括板状图案。

公开(公告)号：CN115206926A

公开(公告)日：2022-10-18

申请号：CN202210349940.6

申请日：2022-04-02

Applicant: 三星电子株式会社

Inventor： 黄贤瀞 ,  石敬林 ,  李锡贤 ,  张在权

IPC: H01L23/498

Abstract: 公开了半导体封装件。半导体封装件包括：第一再分布基底，包括顺序地堆叠的第一互连层；半导体芯片，安装在第一再分布基底上；模制层，设置在第一再分布基底上并围绕半导体芯片；第二再分布基底，设置在模制层上并且包括顺序地堆叠的第二互连层；连接端子，设置在半导体芯片旁边以将第一再分布基底和第二再分布基底彼此连接；以及外部端子，设置在第一再分布基底的底表面上。第一互连层和第二互连层中的每个可以包括绝缘层和绝缘层中的布线图案。第一再分布基底可以具有与第二再分布基底的厚度基本相同的厚度，并且第一互连层可以比第二互连层薄。