公开(公告)号：CN102130125A

公开(公告)日：2011-07-20

申请号：CN201010623026.3

申请日：2010-12-31

Applicant: 三星电子株式会社

Inventor： 林夏珍 ,  金明宣 ,  郑会晟 ,  都晋昈 ,  金元洪 ,  宋文均 ,  朱大权

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/06 ,  H01L29/04 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L29/1037 ,  H01L29/1054 ,  H01L29/66651 ,  H01L29/78

Abstract: 本发明提供了一种半导体装置，所述半导体装置包括：装置隔离层，布置在半导体基底的预定区域上，以限定有源区，所述有源区包括(100)晶面的中央顶表面和从所述中央顶表面延伸到所述装置隔离层的倾斜边缘表面；半导体图案，覆盖所述有源区的所述中央顶表面和所述倾斜边缘表面，所述半导体图案包括(100)晶面的与所述有源区的所述中央顶表面平行的平坦顶表面和与所述平坦顶表面基本上和/或完全地垂直的侧壁；栅极图案，与所述半导体图案叠置。

公开(公告)号：CN112310221A

公开(公告)日：2021-02-02

申请号：CN202010681259.2

申请日：2020-07-15

Applicant: 三星电子株式会社

Inventor： 林杠默 ,  金相秀 ,  朴雨锡 ,  朱大权

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 提供一种包括位于衬底上的有源区的半导体器件。多个沟道层在所述有源区上间隔开。设置栅极结构。所述栅极结构与所述有源区和所述多个沟道层相交。所述栅极结构围绕所述多个沟道层。源极/漏极区在所述栅极结构的至少一侧设置在所述有源区上。所述源极/漏极区与所述多个沟道层接触。下绝缘层在所述源极/漏极区上设置在所述栅极结构的侧表面之间。接触插塞穿过所述下绝缘层。所述接触插塞接触所述源极/漏极区。隔离结构在所述衬底上与所述有源区相交，并且设置在彼此相邻的所述源极/漏极区之间。每个所述栅极结构包括包含彼此不同的材料的栅电极和栅极覆盖层。

公开(公告)号：CN102130125B

公开(公告)日：2015-10-21

申请号：CN201010623026.3

申请日：2010-12-31

Applicant: 三星电子株式会社

Inventor： 林夏珍 ,  金明宣 ,  郑会晟 ,  都晋昈 ,  金元洪 ,  宋文均 ,  朱大权

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/06 ,  H01L29/04 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L29/1037 ,  H01L29/1054 ,  H01L29/66651 ,  H01L29/78

Abstract: 本发明提供了一种半导体装置，所述半导体装置包括：装置隔离层，布置在半导体基底的预定区域上，以限定有源区，所述有源区包括(100)晶面的中央顶表面和从所述中央顶表面延伸到所述装置隔离层的倾斜边缘表面；半导体图案，覆盖所述有源区的所述中央顶表面和所述倾斜边缘表面，所述半导体图案包括(100)晶面的与所述有源区的所述中央顶表面平行的平坦顶表面和与所述平坦顶表面基本上和/或完全地垂直的侧壁；栅极图案，与所述半导体图案叠置。