公开(公告)号：CN118352338A

公开(公告)日：2024-07-16

申请号：CN202311602203.3

申请日：2023-11-28

Applicant: 三星电子株式会社

Inventor： 李于晋 ,  金兑衡 ,  唐昊莹 ,  林哉炫

IPC: H01L23/528 ,  H01L23/48 ,  H01L27/02

Abstract: 一种集成电路包括：衬底，其包括单元区域和虚设区域，其中，多个单元布置在单元区域中；正侧布线层，其在竖直方向上布置在衬底的正表面上方，其中，正侧布线层包括横穿单元区域和虚设区域在第一方向上延伸的第一图案以及在与第一方向相交的第二方向上延伸并接触第一图案的第二图案；穿通件，其在虚设区域中在竖直方向上与正侧布线层交叠并且穿过衬底；以及背侧布线层，其布置在衬底的背表面上，其中，背侧布线层通过穿通件和正侧布线层连接到包括在多个单元中的至少一个晶体管。

公开(公告)号：CN115968191A

公开(公告)日：2023-04-14

申请号：CN202211225530.7

申请日：2022-10-09

Applicant: 三星电子株式会社

Inventor： 李于晋 ,  文大英 ,  唐昊莹 ,  金兑衡

IPC: H10B10/00

Abstract: 提供双端口静态随机存取存储器(SRAM)单元及设计其的方法。所述双端口SRAM单元包括：P型有源图案，沿第一方向彼此间隔开，P型有源图案中的每个沿与第一方向垂直的第二方向延伸并且包括至少一个晶体管。P型有源图案包括沿第一方向顺序地布置的第一P型有源图案至第六P型有源图案。第一切割区设置在第二P型有源图案与所述双端口SRAM单元的沿第一方向延伸的第一边界之间，并且第二切割区设置在第五P型有源图案与相对第一边界并且沿第一方向延伸的第二边界之间。

公开(公告)号：CN118692530A

公开(公告)日：2024-09-24

申请号：CN202410331672.4

申请日：2024-03-22

Applicant: 三星电子株式会社

Inventor： 崔知贤 ,  唐昊莹 ,  李于晋 ,  金兑衡 ,  郑裕卓

IPC: G11C11/413 ,  G11C5/02 ,  G11C7/12 ,  G11C7/18 ,  G11C8/08 ,  G11C8/14

Abstract: 提供了一种存储器装置。所述存储器装置包括：存储器单元阵列，包括以多个列和多个行排列的多个存储器单元，并且包括在相同列和不同行中的第一存储器单元和第二存储器单元，所述多个列在平面图中与所述多个行相交；第一位线晶体管，包括在第一存储器单元中并且电连接到第一位线金属线；以及第二位线晶体管，包括在第二存储器单元中并且电连接到第二位线金属线，其中，第一位线金属线在存储器单元阵列的上表面上，并且第二位线金属线在存储器单元阵列的与存储器单元阵列的上表面背对的下表面上。

公开(公告)号：CN117135900A

公开(公告)日：2023-11-28

申请号：CN202310609486.8

申请日：2023-05-26

Applicant: 三星电子株式会社

Inventor： 李于晋 ,  唐昊莹 ,  金兑衡 ,  文大英

IPC: H10B10/00

Abstract: 公开了一种集成电路。所述集成电路包括静态随机存取存储器(SRAM)装置。SRAM装置包括SRAM单位单元，SRAM单位单元包括第一输出节点和第二输出节点，第一上拉晶体管、第一下拉晶体管和第二下拉晶体管共同连接到第一输出节点，第二上拉晶体管、第三下拉晶体管和第四下拉晶体管共同连接到第二输出节点。第一输出节点连接到第一栅电极、第二栅电极、第一连接布线、第一节点形成图案和第一有源接触件，并且第一输出节点、第一栅电极、第二栅电极、第一连接布线、第一节点形成图案和第一有源接触件的布局形成第一分叉形状。