公开(公告)号：CN108695319B

公开(公告)日：2023-11-14

申请号：CN201810315561.9

申请日：2018-04-10

Applicant: 三星电子株式会社

Inventor： 金兑衡 ,  都桢湖 ,  文大英 ,  白尚叶 ,  林哉炫 ,  崔在承 ,  韩相信

IPC: H01L27/088 ,  H01L23/528 ,  H01L27/02

Abstract: 本发明提供一种集成电路，其包含：多个导电线，其在与栅极线分离的平面上在第一水平方向上延伸，且包含第一导电线和第二导电线；源极/漏极接触件，其具有连接到源极/漏极区域的底部表面，且包含在竖直方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件；以及栅极接触件，其具有连接到栅极线的底部表面且在竖直方向上延伸，其中上部源极/漏极接触件放置在第一导电线下方，且栅极接触件放置在第二导电线下方。下部源极/漏极接触件的顶部表面可以大于上部源极/漏极接触件的底部表面。

公开(公告)号：CN118352338A

公开(公告)日：2024-07-16

申请号：CN202311602203.3

申请日：2023-11-28

Applicant: 三星电子株式会社

Inventor： 李于晋 ,  金兑衡 ,  唐昊莹 ,  林哉炫

IPC: H01L23/528 ,  H01L23/48 ,  H01L27/02

Abstract: 一种集成电路包括：衬底，其包括单元区域和虚设区域，其中，多个单元布置在单元区域中；正侧布线层，其在竖直方向上布置在衬底的正表面上方，其中，正侧布线层包括横穿单元区域和虚设区域在第一方向上延伸的第一图案以及在与第一方向相交的第二方向上延伸并接触第一图案的第二图案；穿通件，其在虚设区域中在竖直方向上与正侧布线层交叠并且穿过衬底；以及背侧布线层，其布置在衬底的背表面上，其中，背侧布线层通过穿通件和正侧布线层连接到包括在多个单元中的至少一个晶体管。

公开(公告)号：CN117423698A

公开(公告)日：2024-01-19

申请号：CN202311388943.1

申请日：2018-04-10

Applicant: 三星电子株式会社

Inventor： 金兑衡 ,  都桢湖 ,  文大英 ,  白尚叶 ,  林哉炫 ,  崔在承 ,  韩相信

IPC: H01L27/088 ,  H01L23/528 ,  H01L27/02

Abstract: 本发明提供一种集成电路，其包含：多个导电线，其在与栅极线分离的平面上在第一水平方向上延伸，且包含第一导电线和第二导电线；源极/漏极接触件，其具有连接到源极/漏极区域的底部表面，且包含在竖直方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件；以及栅极接触件，其具有连接到栅极线的底部表面且在竖直方向上延伸，其中上部源极/漏极接触件放置在第一导电线下方，且栅极接触件放置在第二导电线下方。下部源极/漏极接触件的顶部表面可以大于上部源极/漏极接触件的底部表面。

公开(公告)号：CN115482849A

公开(公告)日：2022-12-16

申请号：CN202210597704.6

申请日：2022-05-30

Applicant: 三星电子株式会社

Inventor： 林哉炫 ,  金兑衡 ,  韩相信

IPC: G11C7/18 ,  G11C8/14 ,  H01L27/11

Abstract: 一种半导体器件，包括：第一存储器列组，包括其中设置有多个位单元的多个存储器列；以及第一外围列组，包括其中设置有多个标准单元的多个外围列，其中多个标准单元被配置为通过多条位线执行从多个位单元读取数据/向多个位单元写入数据的操作，其中第一存储器列组和第一外围列组在列方向上彼此对应，并且其中多个外围列中的至少一个具有不同于其他外围列的单元高度的单元高度，该单元高度是在栅极线沿其延伸的行方向上测量的。

公开(公告)号：CN108695319A

公开(公告)日：2018-10-23

申请号：CN201810315561.9

申请日：2018-04-10

Applicant: 三星电子株式会社

Inventor： 金兑衡 ,  都桢湖 ,  文大英 ,  白尚叶 ,  林哉炫 ,  崔在承 ,  韩相信

IPC: H01L27/088 ,  H01L23/528 ,  H01L27/02

CPC classification number: H01L23/528 ,  H01L21/823475 ,  H01L21/823871 ,  H01L23/5226 ,  H01L27/0207 ,  H01L27/088 ,  H01L27/092 ,  H01L27/11807 ,  H01L29/41775 ,  H01L29/45 ,  H01L29/78 ,  H01L2027/11875 ,  H01L23/5283

Abstract: 本发明提供一种集成电路，其包含：多个导电线，其在与栅极线分离的平面上在第一水平方向上延伸，且包含第一导电线和第二导电线；源极/漏极接触件，其具有连接到源极/漏极区域的底部表面，且包含在竖直方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件；以及栅极接触件，其具有连接到栅极线的底部表面且在竖直方向上延伸，其中上部源极/漏极接触件放置在第一导电线下方，且栅极接触件放置在第二导电线下方。下部源极/漏极接触件的顶部表面可以大于上部源极/漏极接触件的底部表面。