公开(公告)号：CN112713135B

公开(公告)日：2024-09-24

申请号：CN202011096148.1

申请日：2020-10-14

Applicant: 三星电子株式会社

Inventor： 金珍泰 ,  金夏永 ,  金信佑 ,  裵武奎 ,  李在夏

IPC: H01L23/528 ,  H01L27/092 ,  H01L27/02

Abstract: 公开一种半导体器件，该半导体器件包括在衬底上的逻辑单元，该衬底包括在第一方向上彼此间隔开的第一有源区域和第二有源区域，该逻辑单元包括：第一有源图案和第二有源图案，分别在第一有源区域和第二有源区域上并在与第一方向交叉的第二方向上延伸；多个栅电极，在第一方向上延伸并且每个横跨第一有源图案和第二有源图案；多条第一连接配线，在所述多个栅电极上的第一层间电介质层中并在第二方向上彼此平行地延伸；以及多条第二连接配线，在第一层间电介质层上的第二层间电介质层中并在第一方向上彼此平行地延伸。

公开(公告)号：CN114975476A

公开(公告)日：2022-08-30

申请号：CN202210163044.0

申请日：2022-02-22

Applicant: 三星电子株式会社

Inventor： 金信佑 ,  金昌汎 ,  李在夏 ,  赵斗熙 ,  崔在完

IPC: H01L27/12

Abstract: 一种集成电路，包括第一电源线，所述第一电源线在第一方向上延伸并且在不同于第一方向的第二方向上彼此间隔开。第二电源线在第一方向上延伸，并且放置在在第二方向上彼此相邻的第一电源线之间。去耦填充单元放置在在第二方向上彼此相邻的第一电源线之间。所述去耦填充单元包括由去盖晶体管形成的去耦电容器区，所述去盖晶体管包括栅电极和第一导电类型的第一源极/漏极区。栅电极连接至第二电源线，第一源极/漏极区连接至第一电源线，并且第二电源线穿过去耦电容器区。

公开(公告)号：CN112713135A

公开(公告)日：2021-04-27

申请号：CN202011096148.1

申请日：2020-10-14

Applicant: 三星电子株式会社

Inventor： 金珍泰 ,  金夏永 ,  金信佑 ,  裵武奎 ,  李在夏

IPC: H01L23/528 ,  H01L27/092 ,  H01L27/02

Abstract: 公开一种半导体器件，该半导体器件包括在衬底上的逻辑单元，该衬底包括在第一方向上彼此间隔开的第一有源区域和第二有源区域，该逻辑单元包括：第一有源图案和第二有源图案，分别在第一有源区域和第二有源区域上并在与第一方向交叉的第二方向上延伸；多个栅电极，在第一方向上延伸并且每个横跨第一有源图案和第二有源图案；多条第一连接配线，在所述多个栅电极上的第一层间电介质层中并在第二方向上彼此平行地延伸；以及多条第二连接配线，在第一层间电介质层上的第二层间电介质层中并在第一方向上彼此平行地延伸。