-
公开(公告)号：CN113270483A
公开(公告)日：2021-08-17
申请号：CN202011545324.5
申请日：2020-12-24
Applicant: 三星电子株式会社
IPC: H01L29/08 , H01L29/06 , H01L29/423 , H01L27/092 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种半导体器件，该半导体器件包括沟道、栅极结构和源极/漏极层。沟道在垂直方向上堆叠。每个沟道在第一方向上延伸。栅极结构在第二方向上延伸。栅极结构覆盖沟道。源极/漏极层在衬底上连接到沟道的在第一方向上的相反侧壁中的每个，并包括掺杂的半导体材料。源极/漏极层包括分别具有第一杂质浓度和第二杂质浓度的第一外延层和第二外延层。第一外延层覆盖第二外延层的下表面和在第一方向上的相反侧壁。栅极结构的在第一方向上的相反侧壁中的每个的一部分在第一方向上从沟道的在第一方向上的相反侧壁突出，以部分地贯穿第一外延层但不接触第二外延层。
-
公开(公告)号：CN111106174B
公开(公告)日：2024-04-02
申请号：CN201911004608.0
申请日：2019-10-22
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 一种半导体器件，包括：基板；有源区，设置在基板上并沿第一方向延伸；与有源区相邻的器件隔离层；设置在有源区中的栅极结构，该栅极结构沿与第一方向交叉的第二方向延伸并覆盖器件隔离层的一部分；栅极分离图案，接触栅极结构的端部；以及杂质区，设置在栅极分离图案下方并在器件隔离层上。
-
公开(公告)号：CN113948449A
公开(公告)日：2022-01-18
申请号：CN202110752477.5
申请日：2021-07-02
Applicant: 三星电子株式会社
IPC: H01L21/768
Abstract: 一种半导体器件，包括：衬底，包括在第一方向上延伸并且在第一方向上彼此分隔开的第一有源区和第二有源区；器件隔离层，在衬底中处于第一有源区和第二有源区之间；以及第一栅结构和第二栅结构，在衬底上在第二方向上延伸，同时分别与第一有源区和第二有源区的端部相交。第一栅结构包括第一栅电极。第二栅结构包括第二栅电极。与第二栅结构相比，第一栅结构在第一方向上朝着器件隔离层突出得更多，并且第一栅电极的下端位于比第二栅电极的下端低的高度水平上。
-
公开(公告)号：CN115206976A
公开(公告)日：2022-10-18
申请号：CN202111527279.5
申请日：2021-12-14
Applicant: 三星电子株式会社
IPC: H01L27/11 , H01L23/48 , H01L23/522 , H01L23/528
Abstract: 提供了一种半导体装置。所述半导体装置包括：第一有源图案，位于基底上；位于第一有源图案上的一对第一源极/漏极图案以及位于所述一对第一源极/漏极图案之间的第一沟道图案，其中，第一沟道图案包括彼此堆叠并间隔开的多个半导体图案；第一栅电极，位于第一沟道图案上；第一栅极切割图案，与第一沟道图案相邻并且穿透第一栅电极；以及第一残留图案，位于第一栅极切割图案与第一沟道图案之间。第一残留图案覆盖第一沟道图案的所述多个半导体图案中的至少一个半导体图案的最外面的侧壁。第一栅电极包括在第一栅电极的上部分上的与第一残留图案竖直叠置的第一延伸部。
-
公开(公告)号：CN114068716A
公开(公告)日：2022-02-18
申请号：CN202110823416.3
申请日：2021-07-21
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置，所述半导体装置包括：第一有源图案，包括在第一方向上延伸的第一下部图案和与第一下部图案间隔开的第一片状图案；以及第一栅电极，在第一下部图案上，第一栅电极在与第一方向不同的第二方向上延伸并且围绕第一片状图案，其中，第一下部图案包括彼此背对的第一侧壁和第二侧壁，第一下部图案的第一侧壁和第一下部图案的第二侧壁中的每个在第一方向上延伸，第一栅电极在第二方向上与第一下部图案的第一侧壁叠置第一深度，第一栅电极在第二方向上与第一下部图案的第二侧壁叠置第二深度，并且第一深度与第二深度不同。
-
Patent Agency Ranking
公开(公告)号：CN111106174A
公开(公告)日：2020-05-05
申请号：CN201911004608.0
申请日：2019-10-22
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 一种半导体器件，包括：基板；有源区，设置在基板上并沿第一方向延伸；与有源区相邻的器件隔离层；设置在有源区中的栅极结构，该栅极结构沿与第一方向交叉的第二方向延伸并覆盖器件隔离层的一部分；栅极分离图案，接触栅极结构的端部；以及杂质区，设置在栅极分离图案下方并在器件隔离层上。
-
公开(公告)号：CN104377197A
公开(公告)日：2015-02-25
申请号：CN201410393679.5
申请日：2014-08-12
Applicant: 三星电子株式会社
Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件包括：衬底，包括第一区和第二区；第一晶体管，提供在第一区上以包括从衬底突出的第一沟道区；以及第二晶体管，提供在第二区上以包括第二沟道区和在衬底与第二沟道区之间延伸的栅电极。第一沟道区可以包括包含与第二沟道区不同的材料的下半导体图案和包含与第二沟道区相同的材料的上半导体图案。
-
公开(公告)号：CN119133177A
公开(公告)日：2024-12-13
申请号：CN202410361074.1
申请日：2024-03-27
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/092 , H01L29/06 , H01L29/40 , H01L29/423 , H01L29/51
Abstract: 提供了一种半导体器件，所述半导体器件能够提高元件性能和可靠性。所述半导体器件可以包括：有源图案，所述有源图案包括在衬底上在第一方向上延伸的下部图案和位于所述下部图案上的片状图案；场绝缘层，所述场绝缘层限定所述衬底上的所述有源图案；栅极结构，所述栅极结构位于所述下部图案上并且包括栅极绝缘层和栅电极，所述栅电极在与所述第一方向垂直的第二方向上延伸；栅极间隔物，所述栅极间隔物至少部分包围所述栅极结构，并且包括位于所述栅极结构的侧壁上的第一部分和位于所述栅极结构的底表面上的第二部分；以及源极/漏极图案，所述源极/漏极图案位于所述下部图案上并且与所述片状图案接触。
-
公开(公告)号：CN110400803B
公开(公告)日：2023-08-08
申请号：CN201910747785.1
申请日：2014-08-12
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/423 , H01L21/8238
Abstract: 本发明提供一种半导体器件。该半导体器件包括：衬底，包括第一区和第二区；第一晶体管，提供在第一区上以包括从衬底突出的第一沟道区；以及第二晶体管，提供在第二区上以包括第二沟道区和在衬底与第二沟道区之间延伸的栅电极。第一沟道区可以包括包含与第二沟道区不同的材料的下半导体图案和包含与第二沟道区相同的材料的上半导体图案。
-
公开(公告)号：CN114551447A
公开(公告)日：2022-05-27
申请号：CN202111369158.2
申请日：2021-11-18
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体装置包括：衬底，其包括第一区域和第二区域；第一有源图案，其位于第一区域上，第一有源图案包括第一源极/漏极图案和位于第一源极/漏极图案之间的第一沟道图案；第二有源图案，其位于第二区域上，第二有源图案包括第二源极/漏极图案和位于第二源极/漏极图案之间的第二沟道图案；以及位于第一沟道图案上的第一栅电极和位于第二沟道图案上的第二栅电极，其中，第一沟道图案的长度大于第二沟道图案的长度，第一沟道图案和第二沟道图案中的每一个包括堆叠在衬底上的多个半导体图案，并且第一沟道图案的至少两个半导体图案远离或朝向衬底的底表面弯折。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.025 seconds)
