-
公开(公告)号：CN117438445A
公开(公告)日：2024-01-23
申请号：CN202310485950.7
申请日：2023-04-28
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/08 , H01L23/538 , H01L27/088 , H01L21/8234
Abstract: 提供了一种半导体装置和制造该半导体装置的方法，所述半导体装置包括：基底，包括有源图案；一对沟道图案，在有源图案上沿第一方向彼此间隔开，所述一对沟道图案中的每个包括竖直地堆叠的半导体图案；源极/漏极图案，在所述一对沟道图案之间；一对栅电极，在所述一对沟道图案上；有源接触件，在所述一对栅电极之间；以及外间隔件，在所述一对栅电极的侧表面上。利用其间的有源接触件而彼此间隔开的外间隔件之间的距离小于源极/漏极图案在半导体图案之中的最上面的半导体图案的上表面所处的第一水平处在第一方向上的宽度。
-
公开(公告)号：CN114551447A
公开(公告)日：2022-05-27
申请号：CN202111369158.2
申请日：2021-11-18
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体装置包括：衬底，其包括第一区域和第二区域；第一有源图案，其位于第一区域上，第一有源图案包括第一源极/漏极图案和位于第一源极/漏极图案之间的第一沟道图案；第二有源图案，其位于第二区域上，第二有源图案包括第二源极/漏极图案和位于第二源极/漏极图案之间的第二沟道图案；以及位于第一沟道图案上的第一栅电极和位于第二沟道图案上的第二栅电极，其中，第一沟道图案的长度大于第二沟道图案的长度，第一沟道图案和第二沟道图案中的每一个包括堆叠在衬底上的多个半导体图案，并且第一沟道图案的至少两个半导体图案远离或朝向衬底的底表面弯折。
-
公开(公告)号：CN107482047B
公开(公告)日：2022-04-12
申请号：CN201710390940.X
申请日：2017-05-27
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本发明提供了一种半导体装置，其包括：衬底上的绝缘层；第一沟道图案，其位于绝缘层上，并且接触绝缘层；第二沟道图案，其位于第一沟道图案上并且彼此水平地间隔开；栅极图案，其位于绝缘层上，并且包围第二沟道图案；以及各个第二沟道图案之间的源极/漏极图案。
-
公开(公告)号：CN112103342A
公开(公告)日：2020-12-18
申请号：CN202010223071.3
申请日：2020-03-26
Applicant: 三星电子株式会社
Abstract: 一种集成电路包括：鳍式有源区，从衬底突出；多个半导体图案，位于所述鳍式有源区的上表面上；栅电极，围绕所述多个半导体图案并且包括主栅极部分和子栅极部分，所述主栅极部分位于所述多个半导体图案中的最上面的半导体图案上，所述子栅极部分分别位于所述鳍式有源区与所述多个半导体图案中的最下方的半导体图案之间以及所述多个半导体图案之间；间隔物结构，设置在所述主栅极部分的侧壁上；以及源极/漏极区，位于所述栅电极的一侧。所述源极/漏极区连接到所述多个半导体图案并且接触所述间隔物结构的底表面。所述最上面的半导体图案的顶部部分具有第一宽度。所述最上面的半导体图案的底部部分具有小于所述第一宽度的第二宽度。
-
公开(公告)号：CN111952370A
公开(公告)日：2020-11-17
申请号：CN202010159988.1
申请日：2020-03-10
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L29/06 , H01L29/417 , H01L29/423
Abstract: 提供了一种半导体器件。所述半导体器件包括：有源图案，所述有源图案位于衬底上，所述有源图案在平行于衬底的上表面的第一方向上延伸；栅极结构，所述栅极结构位于所述有源图案上，所述栅极结构在平行于衬底的上表面并且与所述第一方向相交的第二方向上延伸；沟道，所述沟道在垂直于衬底的上表面的第三方向上彼此间隔开，每个所述沟道延伸穿过所述栅极结构；源极/漏极层，所述源极/漏极层位于所述有源图案的与所述栅极结构相邻的部分上，所述源极/漏极层接触所述沟道；以及牺牲图案，所述牺牲图案位于所述有源图案的所述部分在所述第二方向上的相对边缘中的每一边缘的上表面上，所述牺牲图案接触所述源极/漏极层的侧壁的下部并且包含硅锗。
-
Patent Agency Ranking
公开(公告)号：CN109427871B
公开(公告)日：2024-05-31
申请号：CN201810596906.2
申请日：2018-06-11
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/423 , H01L29/78
Abstract: 本发明提供一种半导体装置，包含衬底；堆叠在衬底上的多个沟道层；围绕多个沟道层的栅极电极；以及在栅极电极的相对侧上的嵌入式源极/漏极层。嵌入式源极/漏极层各自具有第一区域及在第一区域上的第二区域。第二区域具有具备不同成分的多个层。
-
公开(公告)号：CN110620110B
公开(公告)日：2024-02-23
申请号：CN201910145007.5
申请日：2019-02-27
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 一种包括鳍型场效应晶体管(fin‑FET)的半导体器件包括：设置在衬底上的有源鳍；在有源鳍的两侧上的隔离层；形成为与有源鳍和隔离层交叉的栅极结构；在栅极结构的侧壁上在有源鳍上的源极/漏极区；第一层间绝缘层，在隔离层上与栅极结构的侧壁的部分和源极/漏极区的表面的部分接触；蚀刻停止层，构造为重叠第一层间绝缘层、栅极结构的侧壁和源极/漏极区；以及接触插塞，形成为穿过蚀刻停止层以接触源极/漏极区。源极/漏极区具有与有源鳍的上表面接触的主生长部分。
-
公开(公告)号：CN117135899A
公开(公告)日：2023-11-28
申请号：CN202310524591.1
申请日：2023-05-10
Applicant: 三星电子株式会社
IPC: H10B10/00
Abstract: 公开了半导体器件。所述半导体器件包括：基底；下部有源图案，与基底间隔开并且在第一方向上延伸；上部有源图案，在下部有源图案上，上部有源图案与下部有源图案间隔开并且在第一方向上延伸；栅极结构，在基底上，栅极结构在与第一方向相交的第二方向上延伸；以及切割图案，在基底上，切割图案在第一方向上延伸以切割栅极结构。栅极结构包括：下部栅电极，下部有源图案穿透下部栅电极；上部栅电极，连接到下部栅电极，并且上部有源图案穿透上部栅电极；以及绝缘图案，在切割图案的一侧上，绝缘图案沿着第二方向与上部栅电极一起布置。
-
公开(公告)号：CN110828570B
公开(公告)日：2023-08-22
申请号：CN201910609149.2
申请日：2019-07-08
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423
Abstract: 一种半导体器件包括：鳍型有源区，沿第一方向延伸、从衬底突出；多个纳米片堆叠结构；阻挡膜，覆盖所述多个纳米片堆叠结构之中与鳍型有源区的两侧相邻的一对纳米片堆叠结构的每个的上表面的一部分和一个侧壁；栅电极，在鳍型有源区上沿与第一方向交叉的第二方向延伸，栅电极包括围绕所述多个纳米片的实际栅电极和设置在阻挡膜上的虚设栅电极；以及栅极电介质层，在实际栅电极与所述多个纳米片之间以及虚设栅电极与阻挡膜之间。
-
公开(公告)号：CN112310219A
公开(公告)日：2021-02-02
申请号：CN202010564186.9
申请日：2020-06-19
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L27/02
Abstract: 提供了一种半导体器件，所述半导体器件包括：基底，具有第一区域和第二区域；第一纳米线和第二纳米线，在第一区域中顺序地设置在基底上并且在第一方向上各自延伸；第三纳米线和第四纳米线，在第二区域中顺序地设置在基底上并且在第一方向上各自延伸；第一内间隔件，位于第一纳米线与第二纳米线之间，并且包括第一氢摩尔分数的氢；以及第二内间隔件，位于第三纳米线与第四纳米线之间，并且包括比第一氢摩尔分数大的第二氢摩尔分数的氢。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.033 seconds)
