包括缓冲存储器的存储器器件和存储器模块

    公开(公告)号:CN107527642B

    公开(公告)日:2023-05-16

    申请号:CN201710456913.8

    申请日:2017-06-16

    Abstract: 本发明涉及一种存储器器件和存储器模块。所述存储器器件可包括:连接至字线和位线的存储器单元;第一位线感测放大器,其通过位线连接至存储器单元,并且构造为放大位线的信号;以及第二位线感测放大器,其邻近于第一位线感测放大器布置,并且不连接至位线。可通过从处理器接收的地址选择第二位线感测放大器,并且可根据从处理器接收的命令将数据存储在第二位线感测放大器中或者从第二位线感测放大器输出数据。在本文所述的一些方面,存储器器件可包括高速操作的缓冲存储器,从而提高了存储器模块的性能。

    存储器设备、包括其的存储器封装以及包括其的存储器模块

    公开(公告)号:CN107545920B

    公开(公告)日:2023-03-07

    申请号:CN201710485044.1

    申请日:2017-06-23

    Abstract: 公开了存储器设备、包括存储器设备的存储器封装以及包括存储器设备的存储器模块。存储器封装包括配置为响应于来自外部设备的第一芯片选择信号而操作的第一存储器设备、配置为响应于来自外部设备的第二芯片选择信号而操作的第二存储器设备以及配置为响应于来自外部设备的第三芯片选择信号而操作的第三存储器设备。第三存储器设备包括缓冲单元,该缓冲单元通过内部数据线与第三存储器设备的内部电路连接,通过第一存储器数据线与第一存储器设备连接,通过第二存储器数据线与第二存储器设备连接,并且通过数据线与外部设备连接。

    用于产生参考电压的包括存储器单元的存储器装置

    公开(公告)号:CN107527637A

    公开(公告)日:2017-12-29

    申请号:CN201710397863.0

    申请日:2017-05-31

    Abstract: 提供了一种用于产生参考电压的包括存储器单元的存储器装置。该存储器装置包括第一存储器单元、第二存储器单元、第三存储器单元、位线感测放大器和开关电路。第一存储器单元连接到第一字线和第一位线。第二存储器单元连接到第一字线和第二位线。第三存储器单元连接到第一字线和第三位线。位线感测放大器连接到第三位线。开关电路连接到第一位线、第二位线和位线感测放大器。开关电路执行第一存储器单元与第一位线之间的电荷共享以产生第一参考电压,并且执行第二存储器单元与第二位线之间的电荷共享以产生第二参考电压。

    用于产生参考电压的包括存储器单元的存储器装置

    公开(公告)号:CN107527637B

    公开(公告)日:2021-03-12

    申请号:CN201710397863.0

    申请日:2017-05-31

    Abstract: 提供了一种用于产生参考电压的包括存储器单元的存储器装置。该存储器装置包括第一存储器单元、第二存储器单元、第三存储器单元、位线感测放大器和开关电路。第一存储器单元连接到第一字线和第一位线。第二存储器单元连接到第一字线和第二位线。第三存储器单元连接到第一字线和第三位线。位线感测放大器连接到第三位线。开关电路连接到第一位线、第二位线和位线感测放大器。开关电路执行第一存储器单元与第一位线之间的电荷共享以产生第一参考电压,并且执行第二存储器单元与第二位线之间的电荷共享以产生第二参考电压。

    具有提高的延迟的存储器器件及其操作方法

    公开(公告)号:CN107527649B

    公开(公告)日:2023-05-23

    申请号:CN201710328898.9

    申请日:2017-05-11

    Abstract: 本发明公开了一种存储器器件,其包括连接到字线和第一位线的第一存储器单元,连接到所述字线和第二位线的第二存储器单元,被配置为选择字线的行解码器,以及列解码器。所述行解码器和所述第一存储器单元之间的第一距离比所述行解码器和所述第二存储器单元之间的第二距离短。所述列解码器基于当第一存储器单元被激活的时间点来选择第一位线。

    存储器设备、包括其的存储器封装以及包括其的存储器模块

    公开(公告)号:CN107545920B9

    公开(公告)日:2023-04-07

    申请号:CN201710485044.1

    申请日:2017-06-23

    Abstract: 公开了存储器设备、包括存储器设备的存储器封装以及包括存储器设备的存储器模块。存储器封装包括配置为响应于来自外部设备的第一芯片选择信号而操作的第一存储器设备、配置为响应于来自外部设备的第二芯片选择信号而操作的第二存储器设备以及配置为响应于来自外部设备的第三芯片选择信号而操作的第三存储器设备。第三存储器设备包括缓冲单元,该缓冲单元通过内部数据线与第三存储器设备的内部电路连接,通过第一存储器数据线与第一存储器设备连接,通过第二存储器数据线与第二存储器设备连接,并且通过数据线与外部设备连接。

Patent Agency Ranking