-
公开(公告)号：CN109686679B
公开(公告)日：2023-11-14
申请号：CN201811080326.4
申请日：2018-09-17
Applicant: 三星电子株式会社
Abstract: 一种制造半导体封装的方法包括：作为执行管芯电特性拣选(EDS)工艺的结果获得根据测试分级项目分类的多个单独芯片，管芯电特性拣选工艺包括在晶片级测试多个芯片的电特性；在电路基板的对应的芯片安装区域上封装单独芯片，并且基于芯片安装区域的位置信息形成多个单独封装，单独封装的每个具有对应于测试分级项目的测试分级项目信息；基于测试分级项目信息根据测试分级项目对所述多个单独封装分类；以及测试根据测试分级项目分类的单独封装。
-
公开(公告)号：CN110112113B
公开(公告)日：2023-10-13
申请号：CN201910030811.9
申请日：2019-01-14
Applicant: 三星电子株式会社
Inventor： 金原永
IPC: H01L23/488 , H01L23/49 , H10B80/00
Abstract: 提供了一种半导体封装件，所述半导体封装件包括：基底；主芯片，位于基底上；第一从芯片，位于主芯片的顶表面上并且使主芯片的顶表面部分地暴露，第一从芯片与主芯片具有相同的尺寸并且与主芯片具有相同的存储容量；以及第一芯片连接器，位于主芯片的暴露的顶表面上并且结合到主芯片和第一从芯片。
-
公开(公告)号：CN106298731B
公开(公告)日：2020-07-31
申请号：CN201610451074.6
申请日：2016-06-21
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/488
Abstract: 公开了一种电路板和具有该电路板的半导体封装件。电路板可以包括其上安装有至少一个半导体芯片的顶表面和结合有至少一个外部端子的底表面。顶表面可以包括其上设置有电连接到半导体芯片的多个键合焊盘的上窗口区域，底表面可以包括其上设置有电连接到上导电图案的下导电图案的下窗口区域。在此，下导电图案的面积和多个键合焊盘的面积的比率可以小于或等于1.5。
-
公开(公告)号：CN109003963A
公开(公告)日：2018-12-14
申请号：CN201810572690.6
申请日：2018-06-05
Applicant: 三星电子株式会社
IPC: H01L25/065
CPC classification number: H01L25/0657 , H01L21/561 , H01L21/568 , H01L21/6835 , H01L23/3128 , H01L23/49822 , H01L23/5226 , H01L24/05 , H01L24/19 , H01L24/20 , H01L24/97 , H01L25/105 , H01L25/50 , H01L2221/68345 , H01L2221/68359 , H01L2224/12105 , H01L2224/18 , H01L2224/73267 , H01L2224/97 , H01L2225/06541 , H01L2225/06572 , H01L2225/1035
Abstract: 半导体封装包括：第一互连基板，该第一互连基板在第一重新分布基板上并且具有贯穿第一互连基板的第一开口。第一半导体芯片在第一重新分布基板上，并且在第一互连基板的第一开口中。第二重新分布基板在第一互连基板和第一半导体芯片上。第二互连基板在第二重新分布基板上，并且具有贯穿第二互连基板的第二开口。第二半导体芯片在第二重新分布基板上，并且在第二互连基板的第二开口中。
-
公开(公告)号：CN108962856A
公开(公告)日：2018-12-07
申请号：CN201810132860.9
申请日：2018-02-09
Applicant: 三星电子株式会社
IPC: H01L23/488
Abstract: 一种半导体存储器芯片包括高位数据焊盘区域、低位数据焊盘区域和附加焊盘区域。高位数据焊盘、高位数据选通信号对焊盘和高位数据屏蔽信号焊盘被布置在高位数据焊盘区域中。低位数据焊盘、低位数据选通信号对焊盘和低位数据屏蔽信号焊盘被布置在邻近高位数据焊盘区域且在其下方的低位数据焊盘区域中。用于第二半导体存储器封装并在内部连接到用于第一半导体存储器封装的高位数据屏蔽信号焊盘的反转的终止数据选通信号焊盘，被布置在邻近高位数据焊盘区域并在其上方的附加焊盘区域中。
-
Patent Agency Ranking
公开(公告)号：CN109003963B
公开(公告)日：2024-01-05
申请号：CN201810572690.6
申请日：2018-06-05
Applicant: 三星电子株式会社
IPC: H01L25/065 , H10B80/00 , H01L23/538
Abstract: 半导体封装包括：第一互连基板，该第一互连基板在第一重新分布基板上并且具有贯穿第一互连基板的第一开口。第一半导体芯片在第一重新分布基板上，并且在第一互连基板的第一开口中。第二重新分布基板在第一互连基板和第一半导体芯片上。第二互连基板在第二重新分布基板上，并且具有贯穿第二互连基板的第二开口。第二半导体芯片在第二重新分布基板上，并且在第二互连基板的第二开口中。
-
公开(公告)号：CN106684063B
公开(公告)日：2021-12-14
申请号：CN201610972127.9
申请日：2016-11-07
Applicant: 三星电子株式会社
IPC: H01L23/488 , H01L23/58
Abstract: 本发明提供了一种半导体器件和包括半导体器件的半导体封装件。所述半导体器件包括：半导体芯片主体，其包括顶表面上的第一芯片焊盘；钝化膜，其布置在半导体芯片主体上；以及第一再分布层，其布置在钝化膜与半导体芯片主体之间，利用开口暴露出至少部分地与第一芯片焊盘重叠的第一芯片中心焊盘区、连接至第一芯片中心焊盘区的第一再分布中心焊盘区以及通过钝化膜与第一再分布中心焊盘区间隔开的第一边缘焊盘区，其中，第一芯片中心焊盘区的顶表面和第一再分布中心焊盘区的顶表面不布置在相同平面上。
-
公开(公告)号：CN106549001B
公开(公告)日：2021-04-06
申请号：CN201610675009.1
申请日：2016-08-16
Applicant: 三星电子株式会社
IPC: H01L23/498
Abstract: 公开了具有再分布焊盘的半导体装置。所述半导体装置包括设置在半导体基板上的多个电焊盘以及电连接到电焊盘和外部端子的多个再分布焊盘。所述多个再分布焊盘包括构成用于第一电信号的传输路径的多个第一再分布焊盘以及构成用于与第一电信号不同的第二电信号的传输路径的至少一个第二再分布焊盘。第一再分布焊盘布置在半导体基板上以形成至少两行，所述至少一个第二再分布焊盘设置在所述至少两行第一再分布焊盘之间。
-
公开(公告)号：CN110112113A
公开(公告)日：2019-08-09
申请号：CN201910030811.9
申请日：2019-01-14
Applicant: 三星电子株式会社
Inventor： 金原永
IPC: H01L23/488 , H01L23/49 , H01L25/18
Abstract: 提供了一种半导体封装件，所述半导体封装件包括：基底；主芯片，位于基底上；第一从芯片，位于主芯片的顶表面上并且使主芯片的顶表面部分地暴露，第一从芯片与主芯片具有相同的尺寸并且与主芯片具有相同的存储容量；以及第一芯片连接器，位于主芯片的暴露的顶表面上并且结合到主芯片和第一从芯片。
-
公开(公告)号：CN108962856B
公开(公告)日：2023-06-06
申请号：CN201810132860.9
申请日：2018-02-09
Applicant: 三星电子株式会社
IPC: H01L23/488
Abstract: 一种半导体存储器芯片包括高位数据焊盘区域、低位数据焊盘区域和附加焊盘区域。高位数据焊盘、高位数据选通信号对焊盘和高位数据屏蔽信号焊盘被布置在高位数据焊盘区域中。低位数据焊盘、低位数据选通信号对焊盘和低位数据屏蔽信号焊盘被布置在邻近高位数据焊盘区域且在其下方的低位数据焊盘区域中。用于第二半导体存储器封装并在内部连接到用于第一半导体存储器封装的高位数据屏蔽信号焊盘的反转的终止数据选通信号焊盘，被布置在邻近高位数据焊盘区域并在其上方的附加焊盘区域中。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.044 seconds)
