-
公开(公告)号：CN117637667A
公开(公告)日：2024-03-01
申请号：CN202310645288.7
申请日：2023-06-01
Applicant: 三星电子株式会社
IPC: H01L23/498
Abstract: 提供了一种半导体封装件。所述半导体封装件可以包括：下再分布层，所述下再分布层包括下布线和下通路；嵌入区域，所述嵌入区域位于所述下再分布层上；芯层，所述芯层位于所述下再分布层上并且包括芯通路；以及底凸块结构，所述底凸块结构包括底凸块焊盘和底凸块通路，所述底凸块焊盘位于所述下再分布层的下表面上，所述底凸块通路连接所述下布线和所述底凸块焊盘，在俯视图中，所述底凸块焊盘可以与所述底凸块通路、所述下通路和所述芯通路交叠，并且在所述俯视图中，所述底凸块通路可以与所述下通路和所述芯通路中的至少一者间隔开。
-
公开(公告)号：CN109699118B
公开(公告)日：2024-01-30
申请号：CN201811183511.6
申请日：2018-10-11
Applicant: 三星电子株式会社
IPC: H05K1/02 , H01L23/498
Abstract: 提供一种印刷电路板和半导体封装件。印刷电路板可包括基层、彼此相对的第一表面和第二表面。第一布线层可以位于第一表面上，第二布线层可以位于第二表面上，第一布线层可以设置在第一区和第二区中的每一个的上部，第二布线层可以设置在第一区和第二区中的每一个的下部。第一区的上部可以具有第一线‑面积比，第二区的上部可以具有第二线‑面积比，第一区的下部可以具有第三线‑面积比，第二区的下部可以具有第四线‑面积比，第二线‑面积比和第三线‑面积比可以大于第一线‑面积比和第四线‑面积比中的每一个。
-
公开(公告)号：CN111539180A
公开(公告)日：2020-08-14
申请号：CN201910988499.4
申请日：2019-10-17
Applicant: 三星电子株式会社
IPC: G06F30/3947
Abstract: 提供了一种用于印刷电路板的模拟的计算机实现方法、处理器实现系统和非暂时性计算机可读记录介质。该用于印刷电路板的模拟的计算机实现方法包括：将印刷电路板的布局划分为具有相同尺寸的元件；从所述元件中检测具有至少两种材料的第一元件；计算第一元件的各向异性属性，并将各向异性属性指定给第一元件中的每一个；和基于第一元件的各向异性属性计算印刷电路板的翘曲。各向异性属性取决于根据第一元件在布局上的方向的物理特性。
-
公开(公告)号：CN111146180A
公开(公告)日：2020-05-12
申请号：CN201911074999.3
申请日：2019-11-05
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H01L21/48 , H01L21/768
Abstract: 提供了集成电路器件及其形成方法。形成集成电路器件的方法可以包括：在衬底上形成第一绝缘层和第一导电层，并在第一绝缘层上选择性地形成第二绝缘层。第一绝缘层可以包括凹部，且第一导电层可以在第一绝缘层的凹部中。第二绝缘层可以包括暴露第一导电层的表面的第一开口。该方法还可以包括：在第二绝缘层和第一导电层上形成第三绝缘层；形成延伸穿过第三绝缘层并暴露第一导电层的第二开口；以及在第二开口中形成第二导电层。
-
公开(公告)号：CN117352484A
公开(公告)日：2024-01-05
申请号：CN202310761567.X
申请日：2023-06-26
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538
Abstract: 公开了一种半导体封装件。该半导体封装件包括：再分布结构，具有第一表面和第二表面并且包括多个再分布层，多个再分布层包括分别与第一表面和第二表面相邻的第一再分布层和第二再分布层；半导体芯片，设置在第一表面上；框架，包括连接到第一再分布层的第一再分布过孔的布线结构；以及UBM层，设置在第二表面上并且具有多个UBM过孔。UBM层可以包括与第一再分布过孔叠置的至少一个UBM层，并且第一再分布过孔可以设置为与至少一个UBM层的多个UBM过孔不叠置并且与比多个UBM过孔靠近至少一个UBM层的中心点的内部区域叠置。
-
Patent Agency Ranking
公开(公告)号：CN107204316A
公开(公告)日：2017-09-26
申请号：CN201710108000.7
申请日：2017-02-27
Applicant: 三星电子株式会社
Inventor： 金永培
IPC: H01L23/488
CPC classification number: H01L24/05 , H01L2224/02125 , H01L2224/0401 , H01L2224/05086 , H01L2224/05088 , H01L2224/05092 , H01L2224/05095 , H01L2224/05097 , H01L2224/16227 , H01L2924/15311 , H01L2924/35 , H01L2924/351 , H01L24/10 , H01L24/02 , H01L24/12 , H01L2224/02126 , H01L2224/10125 , H01L2224/10126 , H01L2224/12105
Abstract: 提供一种半导体装置。所述半导体装置包括：半导体基底，包括设置在其中的电路层；焊盘，设置在半导体基底上，焊盘电连接到电路层；以及金属层，电连接到焊盘。金属层包括：第一通路，电连接到焊盘，第一通路在金属层与电路层之间提供电路径；以及第二通路，朝向半导体基底突出，第二通路在半导体基底上支撑金属层。
-
公开(公告)号：CN111146180B
公开(公告)日：2024-08-09
申请号：CN201911074999.3
申请日：2019-11-05
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H01L21/48 , H01L21/768
Abstract: 提供了集成电路器件及其形成方法。形成集成电路器件的方法可以包括：在衬底上形成第一绝缘层和第一导电层，并在第一绝缘层上选择性地形成第二绝缘层。第一绝缘层可以包括凹部，且第一导电层可以在第一绝缘层的凹部中。第二绝缘层可以包括暴露第一导电层的表面的第一开口。该方法还可以包括：在第二绝缘层和第一导电层上形成第三绝缘层；形成延伸穿过第三绝缘层并暴露第一导电层的第二开口；以及在第二开口中形成第二导电层。
-
公开(公告)号：CN111539180B
公开(公告)日：2023-11-24
申请号：CN201910988499.4
申请日：2019-10-17
Applicant: 三星电子株式会社
IPC: G06F30/3947
Abstract: 提供了一种用于印刷电路板的模拟的计算机实现方法、处理器实现系统和非暂时性计算机可读记录介质。该用于印刷电路板的模拟的计算机实现方法包括：将印刷电路板的布局划分为具有相同尺寸的元件；从所述元件中检测具有至少两种材料的第一元件；计算第一元件的各向异性属性，并将各向异性属性指定给第一元件中的每一个；和基于第一元件的各向异性属性计算印刷电路板的翘曲。各向异性属性取决于根据第一元件在布局上的方向的物理特性。
-
公开(公告)号：CN111083868A
公开(公告)日：2020-04-28
申请号：CN201910840152.5
申请日：2019-09-06
Applicant: 三星电子株式会社
Abstract: 提供了印刷电路板和包括该印刷电路板的半导体封装件，所述印刷电路板包括：基板，所述基板包括在第一方向上延伸的一对第一边缘和在垂直于所述第一方向的第二方向上延伸的一对第二边缘；电路区域，所述电路区域包括设置在所述基板的第一表面和第二表面中的至少一个表面上的多个电路图案；以及虚设区域，所述虚设区域包括设置在所述第一表面和所述第二表面中的至少一个表面上的导电虚设图案，所述导电虚设图案与所述虚设区域的边界分离，并且所述导电虚设图案的最大长度在所述第一方向或所述第二方向中的至少一个方向上并且穿过所述导电虚设图案的中心。
-
公开(公告)号：CN110707050A
公开(公告)日：2020-01-17
申请号：CN201910250031.5
申请日：2019-03-29
Applicant: 三星电子株式会社
Inventor： 金永培
IPC: H01L23/31 , H01L23/48 , H01L25/16 , H01L23/488
Abstract: 一种半导体封装件包括：封装件衬底；耦接至封装件衬底的倒装芯片；插入件，其堆叠在倒装芯片上，并且包括其上表面上的第一端子和第二端子；接合线，其将第一端子与封装件衬底连接；以及模制层，其覆盖插入件、倒装芯片和接合线。模制层在插入件的上表面上具有暴露第二端子的信号孔和与信号孔间隔开的至少一个伪孔。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.021 seconds)
