公开(公告)号：CN104167404A

公开(公告)日：2014-11-26

申请号：CN201410139033.4

申请日：2010-12-21

Applicant: 联发科技股份有限公司

Inventor： 黄裕华

IPC: H01L23/498

CPC classification number: H01L23/488 ,  H01L23/3171 ,  H01L23/5227 ,  H01L24/05 ,  H01L24/48 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05556 ,  H01L2224/05557 ,  H01L2224/05624 ,  H01L2224/48463 ,  H01L2924/00014 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2224/45099 ,  H01L2924/00

Abstract: 本发明提供一种集成电路芯片。所述集成电路芯片包含衬底；至少一金属间绝缘层，位于衬底上方；顶层金属层，位于金属间绝缘层上方；焊盘，位于顶层金属层中，焊盘包含较薄中心部分及环绕较薄中心部分的较厚外缘部分；以及钝化层，覆盖较厚外缘部分。本发明的集成电路芯片的结构可避免焊盘变形或开裂。

公开(公告)号：CN101030573B

公开(公告)日：2011-11-09

申请号：CN200710100637.8

申请日：2007-03-02

Applicant: 株式会社理光

Inventor： 榎原淳

IPC: H01L27/00 ,  H01L23/482 ,  H01L23/544 ,  H01L21/66 ,  H01L21/78

CPC classification number: H01L21/78 ,  H01L22/32 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05554 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19043

Abstract: 本发明涉及一种半导体晶片，包括多个芯片区域、一划线区域、一键合焊盘、一探测焊盘和一焊盘连接线。多个芯片区域被配置成以矩阵形式排列。划线区域被配置成使多个芯片区域彼此分离。键合焊盘被配置成连接一外部端子。探测焊盘被配置成接触一探测线。焊盘连接线被配置成使键合焊盘电连接到探测焊盘。在多个芯片区域的每一个中，键合焊盘和探测焊盘彼此之间设置一给定距离。焊盘连接线的一部分位于划线区域中。

公开(公告)号：CN102130049A

公开(公告)日：2011-07-20

申请号：CN201010607827.0

申请日：2010-12-28

Applicant: 瑞萨电子株式会社

Inventor： 古川胜悦 ,  中山悟 ,  镰田省吾 ,  清藤繁光

IPC: H01L21/78 ,  H01L21/02 ,  H01L27/04

CPC classification number: H01L21/304 ,  H01L21/78 ,  H01L23/585 ,  H01L24/05 ,  H01L24/06 ,  H01L2224/02166 ,  H01L2224/05014 ,  H01L2224/05095 ,  H01L2224/05554 ,  H01L2224/0616 ,  H01L2924/01019 ,  H01L2924/14 ,  H01L2924/00

Abstract: 本公开涉及半导体器件的制造方法以及半导体器件。一种在研磨半导体晶片的背面侧的工艺中防止主面侧的污染的方法。在要研磨背面侧的半导体晶片的划片区的相交区处，以与将构成布线层的绝缘层叠置在器件区上相同的方式在主面上叠置多个绝缘层。此外，在与设置在为器件区形成的多个布线层中的最上层上的最上布线相同的层中，形成金属图案。而且，还在金属图案上形成覆盖最上布线的第二绝缘层以便覆盖金属图案。

公开(公告)号：CN101996993A

公开(公告)日：2011-03-30

申请号：CN200910056526.0

申请日：2009-08-13

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 刘志纲 ,  俞大立

IPC: H01L27/088 ,  H01L23/528 ,  H01L23/485

CPC classification number: H01L24/05 ,  H01L23/522 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05552 ,  H01L2224/05553 ,  H01L2224/05555 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2224/45144 ,  H01L2224/48095 ,  H01L2224/48463 ,  H01L2224/48624 ,  H01L2224/85 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01204 ,  H01L2924/05042 ,  H01L2924/10253 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/00

Abstract: 本发明涉及利用单一金属化的焊盘下的器件，提供包含改进的焊盘结构的集成电路器件。该器件具有半导体衬底。多个有源MOS器件形成在半导体衬底上。该器件具有上覆于多个有源MOS器件的层间电介质层和形成在层间电介质层上以及至少一个有源器件的直接上方的至少一个单一金属焊盘。在正方形的至少一个单一金属焊盘上形成至少四个边角区域。在四个边角区域的每一个上形成成角度切除区域。优选地，成角度切除区域处在至少一个单一金属焊盘的正方形的周边。在至少一个单一金属焊盘上方形成具有开口的钝化层。该器件具有在多个有源MOS器件和至少一个单一金属焊盘之间的无缓冲金属层区域。无缓冲金属层区域处在整个的层间电介质层中。在单一金属焊盘下面，层间电介质层基本不含缓冲金属层。

公开(公告)号：CN101388385B

公开(公告)日：2010-06-09

申请号：CN200810110443.0

申请日：2008-06-03

Applicant: 联发科技股份有限公司

Inventor： 涂兆均 ,  方阳辉

IPC: H01L25/00 ,  H01L25/065 ,  H01L23/485

CPC classification number: H01L24/05 ,  H01L23/525 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L25/18 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05554 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48145 ,  H01L2224/48599 ,  H01L2224/48624 ,  H01L2224/48724 ,  H01L2224/49175 ,  H01L2225/06506 ,  H01L2225/06527 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明涉及一种半导体元件，包含有第一半导体芯片及第二半导体芯片。第一半导体芯片包含多个形成在外围区域的第一接合焊垫、多个形成在第一半导体芯片中央区域的重配层接垫，以及内连接第一接合焊垫以及重配层接垫的多条重配导线。第二半导体芯片叠设在所述第一半导体芯片上，其中第二半导体芯片上具有多个第二接合焊垫，第二接合焊垫与重配层接垫通过打线接合，并且重配层接垫的正下方设有至少一应力释放金属层，用来机械支撑重配层接垫。本发明揭示的半导体元件具有经过强化处理的接合焊垫结构，使其可以设置在电路区域上方，因此能够节省宝贵的芯片面积。

公开(公告)号：CN100517668C

公开(公告)日：2009-07-22

申请号：CN200510073527.8

申请日：2005-06-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄泰钧 ,  姚志翔 ,  万文恺

IPC: H01L23/48 ,  H01L23/52 ,  H01L21/28 ,  H01L21/44 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/02125 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05009 ,  H01L2224/05076 ,  H01L2224/05083 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05096 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05187 ,  H01L2224/05576 ,  H01L2224/05624 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48463 ,  H01L2224/48624 ,  H01L2224/48724 ,  H01L2224/48799 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01058 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/0496 ,  H01L2924/05042 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01077 ,  H01L2224/48824 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明涉及一种接合垫结构。集成电路晶片的接合垫结构中，有一应力缓冲层介于接合垫层与最上层内连线层的金属层之间，以避免晶圆的探针测试与封装撞击对接合垫所造成的破坏。该应力缓冲层为一导电材料，其杨氏模数、硬度、强度或坚韧度大于最上层内连线层的金属层或该接合垫层的杨氏模数、硬度、强度或坚韧度。为改善粘合与接合的强度，可将应力缓冲层的底部修改为各种不同形式，如嵌于保护层的环状、网状或连锁栅格结构，在应力缓冲层中可以有多个孔洞，其由接合垫层将之填满。本发明所述接合垫结构，提供较佳的机械完整性。可避免应力造成的失效与接垫剥离的问题，而大大增加接合的可靠度。

公开(公告)号：CN100502000C

公开(公告)日：2009-06-17

申请号：CN200610090291.3

申请日：2006-07-11

Applicant: 精工爱普生株式会社

Inventor： 汤泽健 ,  田垣昌利

IPC: H01L27/04 ,  H01L23/522

CPC classification number: H01L27/088 ,  H01L21/823475 ,  H01L23/528 ,  H01L24/05 ,  H01L27/0203 ,  H01L2224/02166 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/19043 ,  H01L2924/00014

Abstract: 本发明提供了一种可以在焊盘的下方设置半导体元件的可靠性高的半导体装置。该半导体装置包括：半导体层(10)，具有元件形成区域(10A、10B)；第一导电层，设置于半导体层(10)的上方，具有第一宽度；第二导电层，与第一导电层连接，具有小于第一宽度的第二宽度；层间绝缘层(50)、(60)，设置于半导体层(10)的上方；电极垫(62)，设置于层间绝缘层(50)、(60)的上方，俯视观察时，该电极垫(62)与元件形成区域(10A)重叠；元件禁止区域(12)，在半导体层(10)上，设为位于从电极垫(62)的至少一个端部的垂直下方向外侧的规定范围内。其中，在元件禁止区域(12)中，未配置连接第一导电层和第二导电层的连接部。

公开(公告)号：CN101281893A

公开(公告)日：2008-10-08

申请号：CN200810088947.7

申请日：2008-04-01

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 森川成洋 ,  稻叶裕一 ,  后藤祐治

IPC: H01L23/482

CPC classification number: H01L24/05 ,  H01L2224/02166 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05096 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置，该半导体装置具有可以缓和施加在焊盘上的机械应力的结构。在第2层间绝缘膜(9)上以覆盖第3配线层(11)的方式形成有第3层间绝缘膜(13)，该第3层间绝缘膜(13)具有导通孔(12)。在导通孔(12)内形成有第3导电层(14)。第3层间绝缘膜(13)是由平面形状为六边形的多个柱状层间绝缘膜(13a)集合而构成的。而且，以包围各柱状层间绝缘膜(13a)周围的方式形成有导通孔(12)和第3导电层(14)。形成了通过第3导电层(14)与第3配线层(11)电连接的第4配线层(15)。第4配线层(15)是本实施方式中的顶层配线层，为起到焊盘作用的层。

公开(公告)号：CN1901184A

公开(公告)日：2007-01-24

申请号：CN200510084958.4

申请日：2005-07-22

Applicant: 富士通株式会社

Inventor： 渡边孝训 ,  小屋敷刚 ,  小泽浩幸 ,  味村智昭

IPC: H01L23/52 ,  H01L27/02 ,  H01L21/768 ,  H01L21/82

CPC classification number: H01L24/06 ,  H01L23/5286 ,  H01L24/05 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05553 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/14 ,  H01L2924/00014

Abstract: 本发明涉及一种半导体器件，其包括由多层布线层构成的焊盘、及将通过用于电源的焊盘供应来的电提供给内部电路的电源环，并且用于电源的焊盘与电源环通过分别设置在电源环上方和下方的通路连接。因此，即使焊盘的宽度变窄，被设置成连接用于电源的焊盘和电源环的通路个数与传统技术相比至少翻倍，以增加提供到电源环的电流量，从而即使在具有窄宽度焊盘的半导体器件中，仍可以将充足的电流从外部提供到电源环。

公开(公告)号：CN108346636A

公开(公告)日：2018-07-31

申请号：CN201810328852.1

申请日：2018-04-13

Applicant: 睿力集成电路有限公司

Inventor： 不公告发明人

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L24/03 ,  H01L24/06 ,  H01L2224/039 ,  H01L2224/05017 ,  H01L2224/05095 ,  H01L2224/06131 ,  H01L2224/06135

Abstract: 本申请涉及存储器领域，公开了存储器的焊盘结构及其制造方法。焊盘结构可以包括底垫金属，形成在衬底上；多个第一导体栓塞，设置在所述底垫金属的周边区上；中间层缓冲垫，有间隔地对准并位于所述底垫金属上，所述第一导体栓塞纵向连接所述底垫金属与所述中间层缓冲垫；多个第二导体栓塞，设置在所述中间层缓冲垫的周边区上；以及表面接合垫，有间隔地对准并位于所述中间层缓冲垫上，所述第二导体栓塞纵向连接所述中间层缓冲垫与所述表面接合垫；其中，所述中间层缓冲垫为网状结构，所述第一导体栓塞和所述第二导体栓塞相对偏离所述中间层缓冲垫的中央区的纵向投射区域。本申请提供的焊盘结构能够更好地释放键合应力。