公开(公告)号：CN115589731A

公开(公告)日：2023-01-10

申请号：CN202210347357.1

申请日：2022-04-01

Applicant: 三星电子株式会社

Inventor： 黃盛珉 ,  沈载株 ,  李东植 ,  朴凤泰

IPC: H10B41/35 ,  H10B41/50 ,  H10B41/27 ,  H10B43/27 ,  H10B43/35 ,  H10B43/50 ,  H01L25/18

Abstract: 提供了三维(3D)半导体存储器装置和包括其的电子系统。所述3D半导体存储器装置包括：基底；堆叠结构，包括交替地且重复地堆叠在基底上的层间介电层和栅电极；垂直沟道结构，穿透堆叠结构；分隔结构，与垂直沟道结构间隔开并且填充与堆叠结构交叉的沟槽，分隔结构包括间隔件和第一导电接触件，间隔件覆盖沟槽的内侧壁，第一导电接触件填充沟槽的被间隔件围绕的内空间；绝缘层，覆盖基底和堆叠结构；接触插塞，穿透绝缘层以连接到堆叠结构的栅电极；以及第二导电接触件，与堆叠结构间隔开并且穿透绝缘层以连接到外围电路晶体管。第一导电接触件的底表面位于比间隔件的底表面低的水平处。

公开(公告)号：CN114388524A

公开(公告)日：2022-04-22

申请号：CN202111215356.3

申请日：2021-10-19

Applicant: 三星电子株式会社

Inventor： 安在昊 ,  金智源 ,  黃盛珉 ,  任峻成 ,  成锡江

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 提供了半导体存储器装置和包括其的电子系统。所述半导体存储器装置包括：第一基底，包括背对的第一表面和第二表面；模制结构，包括堆叠在第一基底的第一表面上的多个栅电极；沟道结构，穿过模制结构；第一接触过孔，穿透第一基底；第二基底，包括背对的第三表面和第四表面；电路元件，在第二基底的第三表面上；第一贯穿过孔，穿过模制结构，连接第一接触过孔和电路元件，第一贯穿过孔包括第一导电图案以及将第一导电图案与模制结构分开的第一间隔膜；以及第二贯穿过孔，穿过模制结构且与第一贯穿过孔分隔开，第二贯穿过孔包括第二导电图案以及将第二导电图案与第一基底和模制结构分开的第二间隔膜。