-
公开(公告)号：CN100552934C
公开(公告)日：2009-10-21
申请号：CN200510082544.8
申请日：2005-07-08
Applicant: 三星TECHWIN株式会社
IPC: H01L23/498 , H01L21/60 , H05K1/00 , H05K3/34
CPC classification number: H01L23/49838 , H01L2924/0002 , H05K1/0271 , H05K1/111 , H05K1/189 , H05K2201/09781 , H05K2201/10674 , Y02P70/611 , H01L2924/00
Abstract: 提供了一种印刷电路板，它具有减轻当把半导体器件安装在所述印刷电路板上时，由于半导体器件与印刷电路板之间热膨胀系数的差异而在引线的最外边引线上的应力集中的结构。所述印刷电路板包括将要连接到半导体器件的内引线部分。所述内引线部分包括在预定区域中平行排列的、具有相同节距的多个引线，以及分别位于在其中平行排列多个引线的预定区域的两端附近的附加引线，其中，多个引线中的每一个具有小于30μm的节距，并且附加引线的宽度宽于20μm。还提供了一个配备有根据本发明的印刷电路板的半导体芯片封装。
-
公开(公告)号：CN101415299B
公开(公告)日：2012-05-30
申请号：CN200810108575.X
申请日：2008-05-27
Applicant: 三星TECHWIN株式会社
Inventor： 柳在喆
IPC: H05K3/46
CPC classification number: H05K3/428 , H05K3/108 , H05K3/205 , H05K3/427 , H05K3/4602 , H05K3/4658 , H05K2203/0285 , H05K2203/1545
Abstract: 本发明提供了用于制造多层电路板的方法。一种示例方法包括以下步骤：制备上基板和下基板，其中，所述上基板和下基板中的每个包括承载层和种子层，它们可脱离地彼此连接；通过在种子层上电镀而形成电路，所述电路包括在上基板上的第一电路图案和在下基板上的第二电路图案；制备内层基板，其中，所述内层基板由绝缘材料形成，并且包括导电材料的第三电路图案被形成在内层基板上；通过插入粘合件而耦接上基板、内层基板和下基板，其中，上基板、内层基板和下基板依序被布置来彼此对准，以使第一和第二电路图案面向所述内层基板；从种子层脱离承载层；蚀刻种子层，其中，去除种子层；并且，将第一电路图案和第二电路图案分别电连接到第三电路图案。
-
公开(公告)号：CN101415299A
公开(公告)日：2009-04-22
申请号：CN200810108575.X
申请日：2008-05-27
Applicant: 三星TECHWIN株式会社
Inventor： 柳在喆
IPC: H05K3/46
CPC classification number: H05K3/428 , H05K3/108 , H05K3/205 , H05K3/427 , H05K3/4602 , H05K3/4658 , H05K2203/0285 , H05K2203/1545
Abstract: 本发明提供了用于制造多层电路板的方法。一种示例方法包括以下步骤：制备上基板和下基板，其中，所述上基板和下基板中的每个包括承载层和种子层，它们可脱离地彼此连接；通过在种子层上电镀而形成电路，所述电路包括在上基板上的第一电路图案和在下基板上的第二电路图案；制备内层基板，其中，所述内层基板由绝缘材料形成，并且包括导电材料的第三电路图案被形成在内层基板上；通过插入粘合件而耦接上基板、内层基板和下基板，其中，上基板、内层基板和下基板依序被布置来彼此对准，以使第一和第二电路图案面向所述内层基板；从种子层脱离承载层；蚀刻种子层，其中，去除种子层；并且，将第一电路图案和第二电路图案分别电连接到第三电路图案。
-
Patent Agency Ranking
公开(公告)号：CN1738030A
公开(公告)日：2006-02-22
申请号：CN200510081826.6
申请日：2005-06-30
Applicant: 三星TECHWIN株式会社
IPC: H01L23/12 , H01L23/498
CPC classification number: H01L23/49838 , H01L23/13 , H01L23/145 , H01L23/49827 , H01L24/48 , H01L24/49 , H01L24/97 , H01L2224/32225 , H01L2224/48091 , H01L2224/4824 , H01L2224/49175 , H01L2224/73215 , H01L2224/97 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01019 , H01L2924/01023 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01042 , H01L2924/01058 , H01L2924/01078 , H01L2924/01087 , H01L2924/07802 , H01L2924/15311 , H01L2924/19041 , H05K1/0271 , H05K3/0052 , H05K3/28 , H05K2201/068 , H05K2201/09781 , H05K2203/1572 , H01L2224/85 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 提供了一种半导体封装件的母衬底，借助于切割成小片，此母衬底能够提供用来生产半导体器件的多个单元衬底。此母衬底包括绝缘层；形成在绝缘层第一和第二表面上的导体图形；以及分别形成在绝缘层第一和第二表面上且覆盖导体图形的PSR(光焊料防护剂)层。此母衬底包括被通过绝缘层中心线的参考表面分割的上部和下部。当上部的等效热膨胀系数αupper由方程（式Ⅰ）定义时，其中，αi是构成上部的第一到第n组成部分(例如上部的绝缘层、导体图形、以及PSR层)的各自的热膨胀系数，Ei是其各自的弹性模量，而vi是其各自的体积比率，且下部的等效热膨胀系数αlower由方程（式Ⅱ）定义时，其中，αj是构成下部的第一到第m组成部分(例如下部的绝缘层、导体图形、以及PSR层)的各自的热膨胀系数，Ej是其各自的弹性模量，而vj是其各自的体积比率，αupper对αlower的等效热膨胀系数比率(αupper/αlower)被选择为处于0.975－1.165的范围内。
-
公开(公告)号：CN1725486A
公开(公告)日：2006-01-25
申请号：CN200510082544.8
申请日：2005-07-08
Applicant: 三星TECHWIN株式会社
IPC: H01L23/498 , H01L21/60 , H05K1/00 , H05K3/34
CPC classification number: H01L23/49838 , H01L2924/0002 , H05K1/0271 , H05K1/111 , H05K1/189 , H05K2201/09781 , H05K2201/10674 , Y02P70/611 , H01L2924/00
Abstract: 提供了一种印刷电路板，它具有减轻当把半导体器件安装在所述印刷电路板上时，由于半导体器件与印刷电路板之间热膨胀系数的差异而在引线的最外边引线上的应力集中的结构。所述印刷电路板包括将要连接到半导体器件的内引线部分。所述内引线部分包括在预定区域中平行排列的、具有相同节距的多个引线，以及分别位于在其中平行排列多个引线的预定区域的两端附近的附加引线，其中，多个引线中的每一个具有小于30μm的节距，并且附加引线的宽度宽于20μm。还提供了一个配备有根据本发明的印刷电路板的半导体芯片封装。
-
公开(公告)号：CN101419918B
公开(公告)日：2011-12-28
申请号：CN200810166763.8
申请日：2008-10-27
Applicant: 三星Techwin株式会社
Inventor： 柳在喆
IPC: H01L21/48 , H01L23/498 , H05K3/10
CPC classification number: H05K3/242 , H01L2924/0002 , H05K2203/0315 , H05K2203/0361 , H05K2203/0542 , H05K2203/1142 , H05K2203/1476 , Y10T29/49117 , Y10T29/49121 , Y10T29/4913 , Y10T29/49155 , Y10T29/49165 , Y10T29/49213 , H01L2924/00
Abstract: 本发明提供一种制造印刷电路板(PCB)的方法以及通过该方法制造的印刷电路板。所述方法包括：将金属层涂覆在具有形成有互连图案的外表面的基底的整个表面上；从基底的表面部分地去除金属层，以形成用于在其中安装芯片的窗，部分地暴露互连图案，以形成键合指；通过初次阳极化处理金属层在金属层上形成第一绝缘层；通过向金属层供电来电镀键合指的表面；通过完全地二次阳极化处理金属层来形成位于第一绝缘层之下的第二绝缘层。可在没有引线的情况下执行镀金工艺，通过阳极化处理工艺形成的氧化物层可保护形成在基底上的电路并电绝缘所述电路。
-
公开(公告)号：CN100485912C
公开(公告)日：2009-05-06
申请号：CN200510081826.6
申请日：2005-06-30
Applicant: 三星TECHWIN株式会社
IPC: H01L23/12 , H01L23/498
CPC classification number: H01L23/49838 , H01L23/13 , H01L23/145 , H01L23/49827 , H01L24/48 , H01L24/49 , H01L24/97 , H01L2224/32225 , H01L2224/48091 , H01L2224/4824 , H01L2224/49175 , H01L2224/73215 , H01L2224/97 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01019 , H01L2924/01023 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01042 , H01L2924/01058 , H01L2924/01078 , H01L2924/01087 , H01L2924/07802 , H01L2924/15311 , H01L2924/19041 , H05K1/0271 , H05K3/0052 , H05K3/28 , H05K2201/068 , H05K2201/09781 , H05K2203/1572 , H01L2224/85 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 提供了一种半导体封装件的母衬底，借助于切割成小片，此母衬底能够提供用来生产半导体器件的多个单元衬底。此母衬底包括绝缘层；形成在绝缘层第一和第二表面上的导体图形；以及分别形成在绝缘层第一和第二表面上且覆盖导体图形的PSR(光焊料防护剂)层。此母衬底包括被通过绝缘层中心线的参考表面分割的上部和下部。当上部的等效热膨胀系数αupper由方程见式(1)定义时，其中，αi是构成上部的第一到第n组成部分(例如上部的绝缘层、导体图形、以及PSR层)的各自的热膨胀系数，Ei是其各自的弹性模量，而vi是其各自的体积比率，且下部的等效热膨胀系数αlower由方程见式(2)定义时，其中，αj是构成下部的第一到第m组成部分(例如下部的绝缘层、导体图形、以及PSR层)的各自的热膨胀系数，Ej是其各自的弹性模量，而vj是其各自的体积比率，αupper对αlower的等效热膨胀系数比率(αupper/αlower)被选择为处于0.975-1.165的范围内。
-
公开(公告)号：CN101419918A
公开(公告)日：2009-04-29
申请号：CN200810166763.8
申请日：2008-10-27
Applicant: 三星Techwin株式会社
Inventor： 柳在喆
IPC: H01L21/48 , H01L23/498 , H05K3/10
CPC classification number: H05K3/242 , H01L2924/0002 , H05K2203/0315 , H05K2203/0361 , H05K2203/0542 , H05K2203/1142 , H05K2203/1476 , Y10T29/49117 , Y10T29/49121 , Y10T29/4913 , Y10T29/49155 , Y10T29/49165 , Y10T29/49213 , H01L2924/00
Abstract: 本发明提供一种制造印刷电路板(PCB)的方法以及通过该方法制造的印刷电路板。所述方法包括：将金属层涂覆在具有形成有互连图案的外表面的基底的整个表面上；从基底的表面部分地去除金属层，以形成用于在其中安装芯片的窗，部分地暴露互连图案，以形成键合指；通过初次阳极化处理金属层在金属层上形成第一绝缘层；通过向金属层供电来电镀键合指的表面；通过完全地二次阳极化处理金属层来形成位于第一绝缘层之下的第二绝缘层。可在没有引线的情况下执行镀金工艺，通过阳极化处理工艺形成的氧化物层可保护形成在基底上的电路并电绝缘所述电路。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.018 seconds)
