-
公开(公告)号:CN106294228B
公开(公告)日:2019-06-04
申请号:CN201610679377.3
申请日:2016-08-17
Applicant: 上海兆芯集成电路有限公司
Abstract: 一种输入输出扩展芯片,包括侦错用信号产生器、侦错用封包产生器、路由器以及至少一信号下行端口。该侦错用信号产生器将根据该输入输出扩展芯片内部主流时钟自该输入输出扩展芯片中至少一硬件模块采样获得的信号组合产生侦错用信号。该侦错用封包产生器产生侦错用封包,其中该侦错用封包乘载该侦错用信号。该侦错用封包经由上述至少一信号下行端口中的其中一个从该输入输出扩展芯片输出以进行信号侦错。
-
公开(公告)号:CN105512071B
公开(公告)日:2018-04-03
申请号:CN201510894510.2
申请日:2015-12-07
Applicant: 上海兆芯集成电路有限公司
IPC: G06F13/38
Abstract: 低数据抖动的主机端控制器,以逻辑物理层提供低速数据,经由跨时域数据传输模块交由电子物理层转换为高速数据传递至外部装置。该电子物理层操作用的时钟信号还传递至该逻辑物理层,使该逻辑物理层据以提供所述第一低速数据。该跨时域数据传输模块根据逻辑物理层端时钟读入该逻辑物理层为该外部装置提供的低速数据,并根据电子物理层端时钟输出所述第一低速数据至该电子物理层。
-
公开(公告)号:CN105550134B
公开(公告)日:2018-04-03
申请号:CN201510894416.7
申请日:2015-12-07
Applicant: 上海兆芯集成电路有限公司
CPC classification number: G06F13/4291 , G06F13/4282
Abstract: 低数据抖动的主机端控制器,以逻辑物理层提供多组低速数据,经由跨时域数据传输模块交由对应的电子物理层转换为高速数据传递至对应的外部装置,且还具有多工器。所述电子物理层对应多个时钟信号之一操作。该多工器接收所述时钟信号,以输出共同时钟信号供逻辑物理层据以提供所述多组低速数据。该跨时域数据传输模块根据该共同时钟信号读入该逻辑物理层提供的所述多组低速数据,并根据所述外部装置所对应的所述电子物理层对应的所述时钟信号输出所述多组低速数据至对应的所述电子物理层。
-
公开(公告)号:CN106294228A
公开(公告)日:2017-01-04
申请号:CN201610679377.3
申请日:2016-08-17
Applicant: 上海兆芯集成电路有限公司
CPC classification number: G06F13/20 , G06F13/4291
Abstract: 一种输入输出扩展芯片,包括侦错用信号产生器、侦错用封包产生器、路由器以及至少一信号下行端口。该侦错用信号产生器将根据该输入输出扩展芯片内部主流时钟自该输入输出扩展芯片中至少一硬件模块采样获得的信号组合产生侦错用信号。该侦错用封包产生器产生侦错用封包,其中该侦错用封包乘载该侦错用信号。该侦错用封包经由上述至少一信号下行端口中的其中一个从该输入输出扩展芯片输出以进行信号侦错。
-
公开(公告)号:CN105550134A
公开(公告)日:2016-05-04
申请号:CN201510894416.7
申请日:2015-12-07
Applicant: 上海兆芯集成电路有限公司
CPC classification number: G06F13/4291 , G06F13/4282 , G06F13/385
Abstract: 低数据抖动的主机端控制器,以逻辑物理层提供多组低速数据,经由跨时域数据传输模块交由对应的电子物理层转换为高速数据传递至对应的外部装置,且还具有多工器。所述电子物理层对应多个时钟信号之一操作。该多工器接收所述时钟信号,以输出共同时钟信号供逻辑物理层据以提供所述多组低速数据。该跨时域数据传输模块根据该共同时钟信号读入该逻辑物理层提供的所述多组低速数据,并根据所述外部装置所对应的所述电子物理层对应的所述时钟信号输出所述多组低速数据至对应的所述电子物理层。
-
公开(公告)号:CN105512071A
公开(公告)日:2016-04-20
申请号:CN201510894510.2
申请日:2015-12-07
Applicant: 上海兆芯集成电路有限公司
IPC: G06F13/38
CPC classification number: G06F13/385 , G06F2213/3802
Abstract: 低数据抖动的主机端控制器,以逻辑物理层提供低速数据,经由跨时域数据传输模块交由电子物理层转换为高速数据传递至外部装置。该电子物理层操作用的时钟信号还传递至该逻辑物理层,使该逻辑物理层据以提供所述第一低速数据。该跨时域数据传输模块根据逻辑物理层端时钟读入该逻辑物理层为该外部装置提供的低速数据,并根据电子物理层端时钟输出所述第一低速数据至该电子物理层。
-
-
-
-
-