高速数据接口主机端控制器

    公开(公告)号:CN105550134B

    公开(公告)日:2018-04-03

    申请号:CN201510894416.7

    申请日:2015-12-07

    CPC classification number: G06F13/4291 G06F13/4282

    Abstract: 低数据抖动的主机端控制器,以逻辑物理层提供多组低速数据,经由跨时域数据传输模块交由对应的电子物理层转换为高速数据传递至对应的外部装置,且还具有多工器。所述电子物理层对应多个时钟信号之一操作。该多工器接收所述时钟信号,以输出共同时钟信号供逻辑物理层据以提供所述多组低速数据。该跨时域数据传输模块根据该共同时钟信号读入该逻辑物理层提供的所述多组低速数据,并根据所述外部装置所对应的所述电子物理层对应的所述时钟信号输出所述多组低速数据至对应的所述电子物理层。

    处理器及其开机方法
    2.
    发明公开

    公开(公告)号:CN113934462A

    公开(公告)日:2022-01-14

    申请号:CN202111191217.1

    申请日:2021-10-13

    Abstract: 一种处理器及其开机方法。该处理器包括至少一封装及至少一存储器。至少一封装的每一个包括一第一裸晶及一第二裸晶。第一裸晶接收一开机致能信号以及一内部开机致能信号,用以执行一开机程序,并且在完成开机程序后,输出一开机完成信号。第二裸晶接收开机致能信号以及来自第一裸晶的开机完成信号,用以执行开机程序。第二裸晶通过一通信总线电性连接第一裸晶。至少一存储器电性连接第二裸晶。当第一裸晶执行开机程序时,第一裸晶通过通信总线及第二裸晶对至少一存储器进行存取。

    用于高速串行总线的弹性缓冲器和弹性缓冲的方法

    公开(公告)号:CN105528310B

    公开(公告)日:2018-08-14

    申请号:CN201510885487.0

    申请日:2015-12-04

    Inventor: 冀晓亮 惠志强

    Abstract: 提供一种用于高速串行总线的弹性缓冲器和弹性缓冲的方法。该弹性缓冲器,包括:输入接口,用于接收来自第一时钟域的数据;控制器,用于对接收数据中的空闲数据单元进行识别,并对识别到的空闲数据单元的重复次数进行计数,当该重复次数达到参考值时,从接收数据中丢弃至少一个重复的空闲数据单元;存储器,用于存储经过处理的接收数据;以及输出接口,用于向第二时钟域输出存储在该存储器中的经过处理的接收数据。

    用于高速串行总线的弹性缓冲器和弹性缓冲的方法

    公开(公告)号:CN105528310A

    公开(公告)日:2016-04-27

    申请号:CN201510885487.0

    申请日:2015-12-04

    Inventor: 冀晓亮 惠志强

    CPC classification number: G06F13/1673

    Abstract: 提供一种用于高速串行总线的弹性缓冲器和弹性缓冲的方法。该弹性缓冲器,包括:输入接口,用于接收来自第一时钟域的数据;控制器,用于对接收数据中的空闲数据单元进行识别,并对识别到的空闲数据单元的重复次数进行计数,当该重复次数达到参考值时,从接收数据中丢弃至少一个重复的空闲数据单元;存储器,用于存储经过处理的接收数据;以及输出接口,用于向第二时钟域输出存储在该存储器中的经过处理的接收数据。

    用于高速串行总线的接收器和接收数据的方法

    公开(公告)号:CN105335324B

    公开(公告)日:2018-09-14

    申请号:CN201510885448.0

    申请日:2015-12-04

    Inventor: 冀晓亮 惠志强

    Abstract: 提供一种用于高速串行总线的接收器和接收数据的方法。该接收器包括:解码器,用于确定接收数据中的控制数据单元的类型;计数器,用于对特定类型的控制数据单元的重复次数进行计数;控制器,根据通过该解码器确定的控制数据单元的类型,控制该计数器对特定类型的控制数据单元的重复次数进行计数,当该重复次数达到参考值时,从接收数据中丢弃至少一个重复的特定类型的控制数据单元;以及缓冲器,用于存储经过处理的接收数据。

    高速数据接口主机端控制器

    公开(公告)号:CN105512071B

    公开(公告)日:2018-04-03

    申请号:CN201510894510.2

    申请日:2015-12-07

    Abstract: 低数据抖动的主机端控制器,以逻辑物理层提供低速数据,经由跨时域数据传输模块交由电子物理层转换为高速数据传递至外部装置。该电子物理层操作用的时钟信号还传递至该逻辑物理层,使该逻辑物理层据以提供所述第一低速数据。该跨时域数据传输模块根据逻辑物理层端时钟读入该逻辑物理层为该外部装置提供的低速数据,并根据电子物理层端时钟输出所述第一低速数据至该电子物理层。

    电子装置及其睡眠模式的运行方法

    公开(公告)号:CN113867819A

    公开(公告)日:2021-12-31

    申请号:CN202111142578.7

    申请日:2021-09-28

    Abstract: 一种电子装置及其睡眠模式的运行方法,该运行方法包括下列步骤。通过第一模块的第一子模块发送睡眠命令给第一模块的第二子模块及第二模块的第三子模块与第四子模块,其中第一子模块包括第一与第二节点,第二子模块包括第三与第四节点,第三子模块包括第五与第六节点,第四子模块包括第七与第八节点。依据睡眠命令,第二子模块、第三子模块与第四子模块依序执行睡眠程序以进入睡眠模式。通过第一节点发送睡眠命令给第二节点,使第二节点执行睡眠程序以进入睡眠模式。通过第一节点发送睡眠命令给第一节点,使第一节点执行睡眠程序以进入睡眠模式。

    高速数据接口主机端控制器

    公开(公告)号:CN105550134A

    公开(公告)日:2016-05-04

    申请号:CN201510894416.7

    申请日:2015-12-07

    CPC classification number: G06F13/4291 G06F13/4282 G06F13/385

    Abstract: 低数据抖动的主机端控制器,以逻辑物理层提供多组低速数据,经由跨时域数据传输模块交由对应的电子物理层转换为高速数据传递至对应的外部装置,且还具有多工器。所述电子物理层对应多个时钟信号之一操作。该多工器接收所述时钟信号,以输出共同时钟信号供逻辑物理层据以提供所述多组低速数据。该跨时域数据传输模块根据该共同时钟信号读入该逻辑物理层提供的所述多组低速数据,并根据所述外部装置所对应的所述电子物理层对应的所述时钟信号输出所述多组低速数据至对应的所述电子物理层。

    高速数据接口主机端控制器

    公开(公告)号:CN105512071A

    公开(公告)日:2016-04-20

    申请号:CN201510894510.2

    申请日:2015-12-07

    CPC classification number: G06F13/385 G06F2213/3802

    Abstract: 低数据抖动的主机端控制器,以逻辑物理层提供低速数据,经由跨时域数据传输模块交由电子物理层转换为高速数据传递至外部装置。该电子物理层操作用的时钟信号还传递至该逻辑物理层,使该逻辑物理层据以提供所述第一低速数据。该跨时域数据传输模块根据逻辑物理层端时钟读入该逻辑物理层为该外部装置提供的低速数据,并根据电子物理层端时钟输出所述第一低速数据至该电子物理层。

    用于高速串行总线的接收器和接收数据的方法

    公开(公告)号:CN105335324A

    公开(公告)日:2016-02-17

    申请号:CN201510885448.0

    申请日:2015-12-04

    Inventor: 冀晓亮 惠志强

    CPC classification number: G06F13/4072 G06F2213/0042

    Abstract: 提供一种用于高速串行总线的接收器和接收数据的方法。该接收器包括:解码器,用于确定接收数据中的控制数据单元的类型;计数器,用于对特定类型的控制数据单元的重复次数进行计数;控制器,根据通过该解码器确定的控制数据单元的类型,控制该计数器对特定类型的控制数据单元的重复次数进行计数,当该重复次数达到参考值时,从接收数据中丢弃至少一个重复的特定类型的控制数据单元;以及缓冲器,用于存储经过处理的接收数据。

Patent Agency Ranking